(19) Japan Patent Office (JP)

(12) Japanese Unexamined Patent Application Publication (A)

(11) Japanese Unexamined Patent Application Publication Number

Japanese Unexamined Patent Application Publication 2000-88921 (P2000-88921A)

(43) Publication date March 31, 2000

					(10)	
(51) Int	. Cl. ⁷	Identification codes	FI		· Theme codes (referen	ce)
G01R	31/28		G01R	31/28	G	
H01L	27/04		H01L	27/04	Z	
	21/822					

Request for examination Not yet examined Number of claims 12 OL (Total of 13 pages) .

(21) Application number	Japanese Patent Application H10-254301	(71) Applicant	000002185 Sony Corporation 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tökyö-to
(22) Date of application	September 8, 1998	(72) Inventor	Kaoru HATTA % Sony Corporation 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tōkyō-to
		(72) Inventor	Keisuke Matsunami % Sony Corporation 6-7-35 Kita-Shinagawa, Shihagawa-ku, Tökyö-to
		(72) Inventor	Hideyuki ITO % Sony Corporation 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tōkyō-to
		(74) Agent	100094053 Patent attorney Takahisa SATO

(54) (TITLE OF THE INVENTION) Semiconductor device

(57) (ABSTRACT)

(Problem) To achieve the multichip modularization (MCM) of a semiconductor device, to reduce the overall size of the device, and to ensure the compatibility of the semiconductor device with respect to the mounting substrate.

(MEANS FOR SOLVING) An integrated circuit package 12 is provided on one surface 11 a of a single flexible substrate 11, and integrated circuit chips 13 are provided on the other surface 11b. This integrated circuit package 12 and integrated circuit chips 13 are electrically connected by a first conductor pattern 14a, a second conductor pattern 14b, and through-holes 11n. External connection terminals 15 are further provided on flexible substrate 11 such that they protrude from the other surface 11b. Flexible substrate 11 is then folded back approximately 180° so as to arrange integrated circuit package 12 and integrated circuit rehips 13 in a stacked orientation, thereby forming semiconductor device 10 having width dimensions equivalent to those of interrated circuit package 12.

[see source for figures]

(SCOPE OF PATENT CLAIMS)

(CLAM 1) A semiconductor device equipped with a single insulating substrate; a first semiconductor unit and a second semiconductor unit that are attached to said insulating substrate and are each equipped with integrated circuits; a conductive pathway that electrically connects said first semiconductor unit and said second semiconductor unit; and external connection terminals, corresponding to the terminals of said first semiconductor unit, that are provided on said insulating substrate and are used to connect the device to the outside, said semiconductor device characterized in that

said first semiconductor unit is arranged on one surface of said insulating substrate:

said second semiconductor unit is arranged on the other surface of said insulating substrate; and

said insulating substrate is folded back such that the portions on which said first semiconductor unit and said second semiconductor unit are arranged face one another.

(CLAIM 2) A semiconductor device according to Claim 1, characterized in that said external connection terminals are formed such that they protrude through through-holes formed on said insulating substrate from the other surface on the side opposite the surface where said first semiconductor unit is arraneed.

(CLAM 3) A semiconductor device according to Claim 2, characterized in that the protruding portions of said external connection terminals that protrude from the other surface on the side opposite the surface where said first semiconductor unit is arranged are formed in positions that are biased away from said through-holes.

(CLAM 4) A semiconductor device according to Claim 1, characterized in that a fastening means for fastening said first semiconductor unit and said second semiconductor unit is arranged between the portions of the insulating substrate where the semiconductor units are arranged.

(CLMM 5) A semiconductor device according to Claim 1, characterized in that said conductive pathway has a first conductor pattern that is formed on one surface of said insulating substrate, a second conductor pattern that is formed on the other surface of said insulating substrate, and through-holes that are formed on said insulating substrate and electrically connect said first conductor pattern and said second conductor pattern.

(CLAM 6) A semiconductor device according to Claim 1, characterized in that said second semiconductor unit is an integrated circuit chip having boundary scan functionality. (CLAM 7) A semiconductor device equipped with a single insulating substrate; a first semiconductor unit and a second semiconductor unit that are attached to said insulating substrate and are each equipped with integrated circuits; a semiconductor unit and said second semiconductor unit, and external connection terminals, corresponding to the terminals of said first semiconductor unit, that are provided on said insulating substrate and are used to connect the device to the outside, said semiconductor device characterrized in that said first semiconductor unit and said second semiconductor unit are arranged on the same surface of said insulating

said insulating substrate is folded back such that said first semiconductor unit and said second semiconductor unit face one another.

(CLAM 8) A semiconductor device according to Claim 7, characterized in that said external connection terminals are formed such that they protude through through-holes formed on said insulating substrate from the other surface on the side opposite the surface where said first semiconductor unit is arranged.

CLAM 9) A semiconductor device according to Claim 8, characterized in that the protruding portions of said external connection terminals that prortude from the other surface on the side opposite the surface where said first semiconductor unit is arranged are formed in positions that are biased away from said through-holes.

(CLAIM 10) A semiconductor device according to Claim 7, characterized in that a fastening means for fastening said first semiconductor unit and said second semiconductor unit is arransed between the semiconductor units.

(CLAIM 11) A semiconductor device according to Claim 7, characterized in that said conductive pathway has a semiconductor pattern formed on one surface of said insulating substrate.

(CLAM 12) A semiconductor device according to Claim 7, characterized in that said second semiconductor unit is an integrated circuit chip having boundary scan functionality. (DETAILED DESCRIPTION OF THE INVENTION)

(TREMENLA PELD OF THE RIVENTON) The present invention relates to a semiconductor device. Specifically, the present invention relates to a semiconductor device that achieves multiple semiconductor units, such as integrated circuit packages in which integrated circuit chips such as LSIs are packages in which integrated circuit chips such as LSIs are packages and integrated circuit chips such as a LSIs are packaged, such as bare chips (these are collectively called "semiconductor units' hereafter) on the same substrate.

(PRIOR ART) Circuit testing (operation testing) of semicontonic such as LSLS (IC device) and circuit testing of substrates on which these semiconductor units are mounted must be conducted in the mounted state. On the other hand, because the evaluation of substrates using conventional incircuit testing is physically difficult due to increases in substrate density and the trend toward high-density mounting in recent years, boundary scan testing based on a boundary scan scheme has been adopted as a method of performing circuit tests on substrates in the IEEE1149.1 standard. Moreover, the incorporation of circuits for performing boundary scan testing, i.e., boundary scan test circuits, into individual semiconductor units in advance has enabled the execution of these circuit tests even after the semiconductor units are mounted on the substrate.

(0003) Incidentally, when boundary scan circuits are incorporated into individual semiconductor units as described above, the proportion of the area used for tests provided inside each semiconductor unit becomes relatively large in comparison to the area actually required from a functional standpoint, and this induces increases in the size of the semiconductor unit and makes it necessary to newly design the mounting substrate in order to accommodate the semiconductor units in which the aforementioned test circuits have been incorporated. Furthermore, there is also the problem that circuit tests cannot be performed in the mounted state when semiconductor units in which the aforementioned test circuits have not been incorporated are mounted at a hich density.

(0004) Therefore, devices have been developed to allow the above circuit tests to be performed on semiconductor units that do not have these test circuits, as disclosed for example in Japanese Unexamined Patent Application Publication H7-12901 and Japanese Unexamined Patent Application Publication H8-271585.

(0005) The device disclosed in aforementioned Japanese Unexamined Patent Application Publication IP/12001 comprises an IC seeket provided with a boundary scan cell between the IC lead receiving fittings into which the pins of a semiconductor unit (IC device) are inserted and the IC socket pins, and a TAP controller that is serially connected to this boundary scan cell by a closed circuit to perform boundary scans. To perform the aforementioned circuit tests, semiconductor units are mounted on a substrate through this IC socket in which a boundary scan test circuit has been incorporated.

(0006) Furthermore, the device disclosed in aforementioned Japanese Unexamined Patent Application Publication Ha-271585 is a device in which, similarly to what was described above, a boundary scan test circuit comprising a boundary scan path circuit, an LSI circuit corresponding to the internal logic circuits of the boundary scan compatible IC device, and a signal switching circuit that switches the connection between this LSI circuit and the boundary scan pass circuit are incorporated into an IC socket into which the pins of semiconductor units ICI devices can be inserted. To perform the aforementioned circuit tests, semiconductor units are mounted on a substrate through this IC socket.

(NOM)
(PROBLEM TO BE SOLVED BY THE INVENTION) However, the devices disclosed in aforementioned Japanese Unexamined Patent Application Publication In-12001 and Japanese Unexamined Patent Application Publication In-12001 and Japanese Unexamined Patent Application Publication IH8-271185 both use a socke system—in other words, an insert mounting system—and with this insert mounting system,—and with this insert mounting system,—the height direction thus increases, so there was the problem that these devices were not well suited for high-density mounting. Moreover, in the devices disclosed in the aforementioned publications, the only circuits incorporated into the sockets are boundary scan test circuits, so there was the problem that the sockets could not be used for other applications—in other words, there was the problem that multichin modularization could not be achieved.

(0008) The present invention was conceived in light of the problems of the prior art described above, and its purpose is to provide a semiconductor device which makes it possible to achieve multichip modularization (MCM) by mounting

multiple semiconductor units such as LSIs and IC chips with various functions on a single insulating substrate, to reduce the overall size of the device, and to ensure compatibility with the mounting substrate, such that a multichip modularized semiconductor device containing a semiconductor durie containing a semiconductor unit such as an LSI can be mounted on mounting substrates on which the single semiconductor unit can be mounted.

(0009)

(MEANS FOR SOLVING THE PROBLEM) As a result of committed research intended to achieve the objectives described above, the present inventors discovered an invention with the following configuration. Namely, the semiconductor device of the present invention is equipped with a single insulating substrate; a first semiconductor unit and a second semiconductor unit that are attached to the insulating substrate and are each equipped with integrated circuits; a conductive pathway that electrically connects the first semiconductor unit and the second semiconductor unit; and external connection terminals, corresponding to the terminals of the first semiconductor unit, that are provided on the insulating substrate and are used to connect the device to the outside, wherein the first semiconductor unit is arranged on one surface of the insulating substrate, the second semiconductor unit is arranged on the other surface of the insulating substrate, and the insulating substrate is folded back such that the portions on which the first semiconductor unit and the second semiconductor unit are arranged face one another.

(0010) In the semiconductor device described above, it is possible to use a configuration in which the extend connection terminals are formed such that they protunde through through-holes formed on the insulating substrate from the other surface on the side opposite the surface where the first semiconductor unit is arranged. In this semi-conductor device, it is possible to use a configuration in which the protunding portions of said external connection terminals that protrude from the other surface on the side opposite the surface where said first semiconductor unit is arranged are formed in positions that are biased away from said through-hodes.

(0011) In the semiconductor device described above, it is possible to use a configuration in which a fastening means for fastening the first semiconductor unit and the second semiconductor unit is arranged between the portions of the insulating substrate where the semiconductor units are arranged. In this semiconductor device, it is possible to use a configuration for the conductive pathway described above having a first conductor pattern that is formed on the arranged and the second conductor pattern that is formed on the other surface of the insulating substrate, and through-hotes that are formed on the insulating substrate and electrically connect the first conductor pattern and the second conductor pattern. In this semiconductor device, it is possible to use an integrated circuit clip having boundary sean functionality as the second seminoriconductor

(0012) Another form of the semiconductor device of the present invention is equipped with one insulating substrate; a first semiconductor unit and a second semiconductor unit that are attached to the insulating substrate and are each equipped with integrated circuits; a conductive pathway that electrically connects the first semiconductor unit and the second semiconductor unit; and external connection terminals, corresponding to the terminals of the first semi-conductor unit, that are provided on the installaring substrate and are used to connect the device to the outside, wherein the first semiconductor unit and the second semiconductor unit and the second semiconductor unit are arranged on the same surface of the insulating substrate, and the insulating substrate is folded back such that the first semiconductor unit and the second semiconductor unit face one another.

(0013) In the semiconductor device described above, it is possible to use a configuration in which the external connection terminals are formed such that they protude through through-holes formed on the insulating substrate from the other surface on the side opposite the surface where the first semiconductor unit is arranged. In this semi-conductor device, it is possible to use a configuration in which the protuding portions of the external connection on terminals that protrude from the other surface on the side opposite the surface where the first semiconductor unit is arranged are formed at positions biased away from the through-holes.

(0014) In the semiconductor device described above, it is possible to use a configuration in which a flastening means for fastening the first semiconductor unit and the second semiconductor unit is arranged between the semiconductor units. In this semiconductor device, it is possible to use a configuration for the conductive pathway having a semi-conductor pattern formed on one surface of the insulating units to the conductive device, it is possible to use an integrated circuit chip having boundary scan functionality as the second semiconductor units.

(0015) In the semiconductor device of the present invention, a first semiconductor unit equipped with an integrated circuit is arranged on one surface of a single insulating substrate and a second semiconductor unit equipped with an integrated circuit is arranged on the other surface of this insulating substrate, and the insulating substrate is folded back such that the portions on which the first semiconductor unit and the second semiconductor unit are arranged face one another. Thus, the first semiconductor unit and the second semiconductor unit are not arranged in the same plane, but are rather arranged in stacked fashion. Moreover, the first semiconductor unit and the second semiconductor unit are electrically connected by a conductive pathway, and external connection terminals used for connecting the device to the outside, corresponding to the terminals of the first semiconductor unit, are provided on the insulating substrate, so that the first semiconductor unit and the second semiconductor unit can be operated by connecting these external connection terminals to an external mounting substrate or the like

(0016) In the semiconductor device described above, when the external connection terminals are formed auch that they protrude through through-holes formed on the insulating substrate from the other surface on the side opposite the surface where the first semiconductor unit is arranged, or when they (the protruding portions) are formed such that they protrude from the other surface on the opposite side at the protrude from the other surface on the opposite side at the substrate or the kinds of the protrude from the other substrate or the kinds with substrate or the kinds within a substrate or the kinds within a space defined by the first semiconductor unit.

(0017) In the semiconductor device described above, when a fastening means for fastening the first semiconductor unit and the second semiconductor unit is arranged between the portions of the insulating substrate where the semiconductor units are arranged, this fastening means works to prevent or constrain the relative movement of the two units, improving the overall rigidity.

(0018) In the semiconductor device described above, when a condiguation for the conductive pathway having a first a conductor pattern that is formed on one surface of the insulating substrate, a second conductor pattern that is formed on the other surface of the insulating substrate, and through-holes that are formed on the insulating substrate, and electrically connect the first conductor pattern and the second conductor pattern is used, an electrical connection between the first semiconductor unit and the second semi-conductor unit is established through these first and second conductor patterns and the through-holes.

(0019) In the semiconductor device described above, when an integrated circuit chip having boundary scan functionality is used as the second semiconductor unit, operation tests on the first semiconductor unit or the substrate in the surface-mounted state can be performed via this second semiconductor unit.

(0020) In the semiconductor device described above, a first semiconductor unit and a second semiconductor unit that are each equipped with integrated circuits are arranged on the same surface of a single insulating substrate, and the insulating substrate is folded back such that the first semiconductor unit and the second semiconductor unit face one another, so that the first semiconductor unit and the second semiconductor unit are not arranged in the same plane, but are rather arranged in a stacked fashion opposite one another. Moreover, the first semiconductor unit and the second semiconductor unit are electrically connected by a conductive pathway, and external connection terminals used for connecting the device to the outside, corresponding to the terminals of the first semiconductor unit, are provided on the insulating substrate, so that the first semiconductor unit and the second semiconductor unit can be operated by connecting these external connection terminals to an external mounting substrate or the like.

(0021) In this semiconductor device, as described above, when the external connection terminals are formed such that they prorrude from the other surface on the side opposite the surface where the first semiconductor unit is arranged through through-holes formed in the insulating substrate, or when they (the prottuding portions) are formed such that they prortude from the other surface on the opposite side at positions that biased away from the through-holes, the device can be surface-mounted on an external substrate or the like via these protruding portions within a space defined by the first semiconductor unit.

(0022) In the semiconductor device described above, when a fastening means for fastening the first semiconductor unit and the second semiconductor unit is arranged between the first semiconductor unit and the second semiconductor unit, his fastening means is used to prevent or constrain relative movement between the two units, improving the overall risidity.

(0023) In this semiconductor device, as described above, when a configuration for the conductive pathway having a conductive pattern that is formed on one surface of the insulating substrate is used, an electrical connection between the first semiconductor unit is and the second semiconductor unit is provided through this conductor pattern.

(0024) In this semiconductor device, as described above, when an integrated circuit chip having boundary scan functionality is used as the second semiconductor unit, operation tests on the first semiconductor unit or the substrate in the surface-mounted state can be performed via this second semiconductor unit.

(0025)

(EMBODIMENTS OF THE INVENTION) Embodiments of the semiconductor device of the present invention will be described hereafter based on the attached drawings. Figures 1 (a) and (b) show an external perspective and a longitudinal sectional view of a first embodiment of the semiconductor device of the present invention. As shown in Figure 1 (a), this semiconductor device 10 has a basic structure comprising flexible substrate 11 as the single insulating substrate; a BGA (ball grid array) type integrated circuit package 12, for example, as a first semiconductor unit equipped with an integrated circuit arranged on one surface 11a of this flexible substrate 11; two integrated circuit chips 13 that are bare chips, for example, as a second semiconductor unit equipped with integrated circuits arranged on the other surface 11b of flexible substrate 11; copper conductor pattern 14 as a conductive pathway that electrically connects this integrated circuit package 12 and integrated circuit chips 13; and solder balls 15, corresponding to solder balls 12a, which are the terminals of integrated circuit package 12, as the external connection terminals that are formed such that they protrude from the other surface 11b of flexible substrate 11 and are used to connect the device to the outside-in other words, to a mounting substrate.

(9026) This Ilexible substrate II is then folded back approximately 180° such that integrated circuit package 12 that is arranged on one surface I la and portion I1c of flexible substrate I li in the area in which integrated circuit high I3 are arranged on the other surface I1b face one another. In other words, portion I1c of the flexible substrate in the area in which integrated circuit inpackage 12 and the IIc and IIc and IIc and IIc and III are a managed is positioned on top of integrated circuit package 12 and these integrated circuit package 12 and these integrated circuit chips 13 are arranged in a vertically stacked

(0027) As described above, flexible substrate 11 is folded back, and integrated circuit package 12 and integrated circuit chips 13 are lined up the longitudinal direction (vertical cal direction) rather than in the lateral direction (oriziontal direction), so that the external dimensions of semiconductor device 10 in the lateral direction can be made equivalent to those for integrated circuit package 12. Word is approximately this classified in the lateral direction in this class of first package 12. Word is approximately 0.04 mm and the thickness of integrated circuit chips 13 is approximately 0.1 mm, increases in the overall height of semiconductor device 10 in comparison to the height of semiconductor device 10 in comparison to the height of integrated circuit package 12 can be held down to approximately 0.3 to 0.5 mm. It is therefore possible to achieve multichip modularization along with the reduction of the overall size of the device. Furthermore, because solder balls 15 are provided corresponding to terminals 12a of integrated circuit package 12, this semiconductor device 10 can be mounted on a mounting substrate on which integrated circuit package 12 itself is mounted (not shown in the drawings). It is therefore possible to ensure compatibility with the mounting substrate between integrated circuit package 12 and semiconductor device 10 containing this integrated circuit package 1.2

(0028) Here, as shown in Figure 1 (b), the aforementioned conductor pattern 14 comprises first conductor pattern 14a, which is provided on one surface 11a of flexible substrate 11 such that it extends to the area in which integrated circuit package 12 is arranged and to the other end from this area, and second conductor pattern 14b, which is provided in the area in which integrated circuit chips 13 are arranged on the other surface 11b of flexible substrate 11. Solder balls 12a of integrated circuit package 12 are electrically connected to this first conductor pattern 14a using reflow soldering, while integrated circuit chips 13 are connected to second conductor pattern 14b through bumps 13a using the flip-chip method. Incidentally, various connection methods such as methods based on wave soldering can be used instead of reflow soldering for the connection of integrated circuit package 12, and various connection methods such as methods based on wire bonding can be used instead of the flip-chip method for the connections of integrated circuit chips 13.

(0029) On flexible substrate 11, multiple through-holes 11m are formed in portions corresponding to solder balls 12a, which are the terminals of integrated circuit package 12, and multiple through-holes 11n are formed in portions corresponding to the edge area in which integrated circuit chips 13 are arranged. Electrically conductive pathways are formed in these through-holes 11m and 11n using plating or solder post. First conductor pattern 14a that is provided on the other surface 11a of flexible substrate 11 and solder balls 15 that protrude from the other surface 11b of flexible substrate 11 are electrically connected through these through-holes 11m, and first conductor pattern 14a that is provided on one side 11a of flexible substrate 11 and second conductor pattern 14b that is provided on the other side 11b of flexible substrate 11 are electrically connected through these through-holes 11n. A conductive pathway that electrically connects integrated circuit package 12, which is the first semiconductor unit, and integrated circuit chips 13, which are the second semiconductor unit. is formed by this first conductor pattern 14a, second conductor pattern 14b, and through-holes 11n.

(0030) In this embodiment, first conductor pattern 14a and second conductor pattern 14b were electrically connected by providing through-holes 11n, but it is also possible to extend second conductor pattern 14b to the area of through-holes 11m and electrically connect first conductor pattern 14a and second conductor pattern 14b through-holes 11m without providing through-holes 11n, which also allows the integrated circuit package 12 and integrated circuit chips 13 to be electrically connected. In this case, a conductive pathway that electrically connected integrated circuit package 12, which is the first semiconductor unit, and integrated circuit chips 13, which are the second semiconductor unit, fromed by this first conductor pattern 14a, second conductor pattern 14b, and through-holes 11m.

(0031) Thermosetting adhesive 16 is applied as a fastening means in the gaps of the area in which the top surface of integrated circuit package 12 and portion 11c of flexible substrate 11 in the area in which integrated circuit chips 13 are arranged face one another when the aforementioned flexible substrate 11 is folded back approximately 1807, and this thermosetting adhesive 16 is used to prevent or constrain the relative movement of the two units—in other words, between integrated circuit package 12 and integrated circuit chips 13 and the folded portion 11c of flexible substrate 11. Double-sided tape, for example, can also be used as the aforementioned fastening means instead of thermosetting adhesive 16.

(0032) Moreover, the integrated circuit chips 13 that are used as the second semiconductor module can be equipped with boundary scan functionality—in other words, boundary test circuits—in order to perform operation tests based on the boundary method. In this case, integrated circuit high case, integrated circuit high case, integrated circuit chips also with a wear of the control of the contro

(0033) Here, a test circuit based on the boundary scan system prescribed by IEEE-1149.1 can be installed to provide this boundary scan functionality. This test circuit comprises a boundary scan cell, a test access port controller, and ports for test data input, a test clock, test mode select, and test data output.

(0034) In the embodiment described above, a BGA (ball grid array) type integrated circuit package 12 was used as the first semiconductor unit, but, as shown in Figure 2, it would also be acceptable to use a QFF (quad flat package, to type integrated circuit package 17 and to similarly connect lead frames 17a, which are the terminals of this package, to first conductor pattern 14a. Moreover, in this embodiment, two integrated circuit chips 13 were arranged in the lateral direction as the second semiconductor unit provided on the other surface 11b of flexible substrate 11.

(0035) In this embodiment as well, as described above, flexible substrate 11 is folded back and integrated circuit package 17 and integrated circuit chips 13 are lined up not lacerally florticontally) but rather in a longitudinally (vertically) stacked manner, so the external dimensions of semi-conductor device 10 can be made equivalent to those of integrated circuit package 17. In particular, as shown in Figure 2, multiple integrated circuit chips 13 are arranged in the direction in which floxible substrate 11 is folded back, so this device is effective from the perspective of reducing the width in companison to a device in which integrated circuit package 17 and two integrated circuit chips 13 are simply arranged in the lateral direction. As a result, it is possible to achieve multichip modularization along with the reduction of the overall size of the device.

(0036) Next, the manufacturing method for semiconductor device 10 of the first embodiment described above will be explained. First, as shown in Figure 3 (a), insulating flexible substrate 11 is prepared, and multiple through-holes 11m are formed in the area in which integrated circuit package 12 is to be arranged such that they correspond to solder balls 12a, which are the terminals [of package 12], while multiple through-holes 11n are formed in the area in which integrated circuit chips 13 are to be arranged such that they correspond to the terminals of said chips, i.e. bumps 13a. First conductor pattern 14a is provided on one surface 11a of flexible substrate 11, and second conductor pattern 14b is provided on the other surface 11b of flexible substrate 11. A conductive nathway is further formed in the regions of through-holes 11m and 11n by plating, for example, thus establishing electrical connections between first conductor pattern 14a and second conductor pattern

(0037) Continuing, as shown in Figure 3 (b), integrated circuit chips 13, which are used as the second semiordauctor unit, are connected to second conductor pattern 14b provided on the other surface 11b of flexible substrate 11 hrough bumps 13a using the flip-chip method, for example, and bumps 13a are resin-sealed with sealing resin 13b such that they are embedded.

(0038) As shown in Figure 3 (c), BGA type integrated circuit package 12, which is used here as the first semiconductor unit, is then connected to first conductor pattern 14a provided on one surface 11a of flexible substrate 11 through solder balls 12a using reflow soldering, for example.

(0039) Next, as shown in Figure 3 (d), thermosenting adhesive 16, for example, is applied to a portion of the top surface of integrated circuit package 12, which is statached to one surface 11 and flexible substrate 11. Here, the area in which this thermosetting adhesive 16 is applied is not limtied to the top surface of integrated circuit package 12, and it would be acceptable for the adhesive to be applied to the side surface of integrated circuit package 12 that will come to face flexible substrate 11 in the subsequent bending process or to other desired locations.

(0040) Continuing, as shown in Figure 3 (e), portion 1 to of flexible substrate 11, on which integrated circuit chips 13 have been arranged, is folded back approximately 180° using a bending device (not shown in the figure) such that it is positioned above the integrated circuit puckage 12, and surface 11 a of this folded protion 11 to is adhered and fixed and to the thermosetting adhesive 16 that was applied in the previous step.

(0041) Finally, as shown in Figure 3 (f), multiple solder balls 15, which are used as the external connection terminals that protrude from the other surface 11b of flexible substrate 11, are formed at the positions of through-holes 11m that have been formed, corresponding to solder balls 11m that have been formed, corresponding to solder balls 12a, which are the terminals of integrated circuit package 12, as shown enlarged in Figure 4 (a). The process in which these solder balls 15 are formed may occur before or after the process in which integrated circuit chips 13 are con-

(0042) The external connection terminals formed in the final process described above are not limited to solder balls 15, and may also be lead frames. Moreover, as long as a these external connection terminals are formed at positions recorresponding to solder balls 12a, which are the terminals are formed at positions for integrated circuit package 12. through-holes 11m may be also formed at positions biased away from these solder balls 12a and the external connection terminals.

(0043) According to the first embodiment described above, flexible substrate 11 is folded back, and integrated circuit package 12 or 17 and integrated circuit chips 13 are lined up in the longitudinal direction (vertical direction) rather than in the lateral direction (horizontal direction), so the external dimensions of semiconductor device 10 in the lateral direction can be can be made equivalent to those of integrated circuit package 12 or 17. Moreover, when the thickness of the flexible substrate 11 used is approximately 0.04 mm and the thickness of integrated circuit chips 13 is approximately 0.1 mm, increases in the overall height of semiconductor device 10 can be constrained to approximately 0.3 to 0.5 mm as compared to the height of integrated circuit package 12 or 17, so it is possible to achieve multichip modularization along with the reduction of the overall size of the device. Furthermore, because solder balls 15 are provided corresponding to terminals 12a or 17a of integrated circuit package 12 or 17, this semiconductor device 10 can be mounted on a mounting substrate on which integrated circuit package 12 or 17 itself is mounted (not shown in the drawings). It is therefore possible to ensure compatibility with the mounting substrate between integrated circuit package 12 or 17 and semiconductor device 10 containing this integrated circuit package 12 or 17. (0044) Figures 4 (b) and (c) and Figures 5 (a), (b), and (c) show other modes of connection for the external connection terminals described above. In the mode of connection shown in Figure 4 (b), a QPF type integrated circuit package 17 is used as the first semiconductor unit, and lead frame 17a of this integrated circuit package 17 is connected to first conductor pattern 14a. An electrically conductive through-hole 11m is formed directly below the end of the connection of this lead frame 17a using plating, for example, and solder ball 15 is formed as the external connection terminal directly below this through-hole 11m.

(0045) In the mode of connection shown in Figure 4 (c), a BGA type integrated circuit package 12 is used as the first semiconductor unit, and solder ball 12a of this integrated circuit package 12 is connected to first conductor pattern 14a. An electrically conductive through-hole 11m is formed at a position biased away from this solder ball 12a using plating, for example, and a third conductor pattern 14c is provided on the other surface 11b of flexible substrate 11. First conductor pattern 14a and third conductor pattern 14c as the and solder ball 15 is formed on this third conductor pattern 14c as the external connection terminal at a position corresponding to the bottom of solder ball 12a.

(0046) In the mode of connection shown in Figure 5 (a), a OPP type integrated circuit package 17 is used as the first semiconductor unit, and lead frame 17a of this integrated circuit package 17 is connected to first conductor pattern 14a. An electrically conductive through-hole 11 m is formed 14a. An electrically conductive through-hole 11 m is formed to this tender frame 17a using plating, for example, and third conductor pattern 14c is provided on the other surface 11b of flexible substrate 11. First conductor pattern 14c as provided on the other surface 11b of flexible substrate 11. First conductor pattern 14c and third conductor pattern 14c are electrically connected through this through-hole 11m, and solder ball 15 is formed on this third conductor pattern 14c as the external connection terminal at a position corresponding to the bottom of the connection part of lead frame 17a.

(0047). In the mode of connection shown in Figure 5 (b), a BOA type integrated circuit package 12 is used as the first semiconductor unit, and solder ball 12a of this integrated interest package 12 is connected to first conductor pattern 14a. An electrically conductive through-hole 11m is formed at a position biased away from this solder ball 12a using plating, for example, and third conductor pattern 14c is provided on the other surface 11b of flexible substrate 11. First conductor pattern 14a and first conductor pattern 14a and third conductor pattern 14c are electrically connected through this through-hole 11m. Lead frame 18 is connected to this third conductor pattern 14a as the external connection terminal, and Is formed such that the end of the connection of this leaf frame 18 is located at a position corresponding to the bottom of solder ball 12a.

(0048) In the mode of connection shown in Figure 5 (c), a QFF type integrated circuit package 17 is used as the first semiconductor unit, and lead frame 17a of this integrated circuit package 17 is connected to first conductor pattern 19a. An electrically conductive through-hole 11 m is formed at a position biased away from the end of the connection of this leaf frame I7a using plating, for example, and third conductor pattern 14c is provided on the other surface 11b of flexible substrate 11. First conductor pattern 14a and third conductor pattern 14c are electrically connected through this through-hole 11m. Lead frame 18 is connected to this third conductor pattern 14c as the external connection terminal, and is formed such that the end of the connection of this local frame 18 is located at a position corresponding to the bottom of the end of the connection of the solar frame 17a.

(0049) As described above, it is possible to reliably mount the semiconductor device of the present invention in accordance with the mounting substrate by appropriately using various modes of connection for the external connection terminals.

(0050) Figure 6 is a longitudinal sectional view of a second embodiment of the semiconductor device of the present invention. As shown in Figure 6, this semiconductor device 20 has a basic structure comprising flexible substrate 21 as the single insulating substrate; a BGA (ball grid array) type integrated circuit package 22, for example, as a first semiconductor unit equipped with an integrated circuit arranged on one surface 21a of this flexible substrate 21; two integrated circuit chips 23 that are bare chips, for example, as the second semiconductor unit equipped with integrated circuits similarly arranged on one surface 21a of flexible substrate 21; copper conductor pattern 24 as a conductive pathway that electrically connects this integrated circuit package 22 and integrated circuit chips 23; and solder balls 25 as external connection terminals that are provided such that they protrude from the other surface 21b of flexible substrate 21, in correspondence to solder balls 22a, which are the terminals of integrated circuit package 22, and are used to connect the device to the outside, i.e. to a mounting

(0051) This flexible substrate 21 is folded back approximately 180° such that integrated circuit package 22 and integrated circuit chips 23, both of which are arranged on one surface 21 a [of flexible substrate 21], face one another. In other words, the edges of integrated circuit chips 23 are positioned on top of integrated circuit package 22, and this integrated circuit package 22 and these integrated circuit chips 23 are arranged in a vertically stacked manufally stacked manufally stacked manufally stacked manufally

(0052) As described above, flexible substrate 21 is folded back, and integrated circuit peckage 22 and integrated circuit peckage 22 and integrated circuit peckage 22 and integrated circuit peckage 23 and integrated circuit peckage 24 and integrated circuit peckage 24 and integrated circuit peckage 25 and integrated circuit package 22. Moreover, if the device 20 in the flexible substrate 21 used is approximately 0.04 mm and the thickness of integrated circuit package 22. Moreover, if the paper 30 and 30 approximately 0.04 mm and the thickness of integrated circuit cir

proximately 0.3 to 0.5 mm. It is therefore possible to achieve multichip modularization along with the reduction of the overall size of the device. Furthermore, because solder balls 25 are provided corresponding to terminals 22a of integrated circuit package 22. this semiconductor device 20 can be mounted on a mounting substrate on which integrated circuit package 22 itself is mounted (not shown in the drawings). It is therefore possible to ensure compatibility with the mounting substrate between integrated circuit package 22. and semiconductor 20 containing this integrated circuit package 22.

(0053) Here, as shown in Figure 6, the aforementioned conductor pattern 24 is provided such that it extends to the area in which integrated circuit package 22 is arranged and to the area in which integrated circuit chips 23 are arranged on the other end from this area on one surface 21a of flexible substrate 21. Solder balls 22a of integrated circuit package 22 are electrically connected to this conductor pattern 24 using reflow soldering, while integrated circuit chips 23 are connected through bumps 23a using the flip-chip method. Said semiconductor pattern 24 forms an electrical path that electrically connects integrated circuit package 22, which is the first semiconductor unit, and integrated circuit chip 23, which is the second semiconductor unit. Incidentally, various connection methods such as methods based on wave soldering can be used instead of reflow soldering for the connection of integrated circuit package 22, and various connection methods such as methods based on wire bonding can be used instead of the flip-flop method for the connections of integrated circuit chips 23.

(0054) In flexible substrate 2.1 multiple through-holes 2.1m are formed in areas corresponding to solder balls 22a, which are the terminated of integrated circuit package 22. Electrically conductive pathways are formed in these through-holes 2.1m using plating or solder post, and solder balls 25 that prorude from the other surface 2.1 of flexible substrate 2.1 are electrically connected through these through-holes 1.2m.

(0055) Thermoestting adhosive 26 is applied as a fastening means in the gaps of the area in which the top surface of integrated circuit package 22 and the edges of integrated circuit package 23 and the edges of integrated facities the package 23 and the edges of integrated facible substrate 21 is folded back approximately 180% and this thermoestting adhesive 26 is used to prevent or constrain the relative movement of the two units—in other words, between integrated circuit package 22 and integrated circuit chips 23 and the folded portion 21 to of flexible substrate 21. Double-sided tage, for example, can also be used as the aforementioned fastening means instead of thermoesting adhesive 26.

(0056) Moreover, the integrated circuit chips 23 that are used as the second semiconductor module can be equipped with boundary scan functionality for performing operation tests based on the boundary method, i.e. with boundary test circuits. In this case, integrated circuit package 22, which does not have boundary scan functionality, and integrated circuit chips 23. which have boundary scan functionality, are electrically connected, thereby forming a semiconductor device 20 having boundary scan functionality as a whole. In this way, by equipping integrated circuit chips 23 with boundary scan functionality, it is possible to perform operation tests in the state in which semiconductor device 20 is mounted on a mounting substrate.

(0057) Here, as in the first embodiment described above, a test circuit based on the boundary scan system prescribed by IEEE-1149.1 can be installed to provide the boundary scan functionality. This test circuit comprises a boundary scan cell, a test access port controller, and ports for test data input, a test clock, test mode select, and test data out-

(9058) In the embodiment described above, a BGA (ball grid array) type integrated circuit package 22 was used as the first semiconductor unit, but, as shown in Figure 7, it would also be acceptable to use a DFP (quad flat package) type integrated circuit package 27 and to similarly connect bead frames 27A, which are the terminals of this package, to conductor pattern 24. Moreover, in this embodiment, two conductor pattern 24. Moreover, in this embodiment, two conductor pattern 24. Moreover arranged in the lateral direction as the second semiconductor unit provided on one surface 21 or flexible substrate 21.

(0059) In this embodiment as well, as described above, flexible substrate 21 is folded back and integrated circuit package 27 and integrated circuit chips 23 are lined up not alterally (horizontally) but rather in a longitudinally (vertically) stacked manner, so the external dimensions of semi-conductor device 20 can be made equivalent to those of integrated circuit package 27. In particular, as shown in Figure 7, multiple integrated circuit chips 23 are arranged in which flexible substrate 21 is folded back, so this device is effective from the perspective of reducing the width in comparison to a device in which integrated circuit package 27 and two integrated circuit chips 23 are simply arranged in the lateral direction. As a result, it is possible to achieve multichip modularization along with the reduction of the overall size of the device.

(0060) Next, the manufacturing method for semiconductor device 20 of the first embodiment described above will be explained. First, as shown in Figure 8 (a), insulating flexible substrate 21 is prepared, and multiple through-holes 21m are formed in the area in which integrated circuit nackage 22 is to be arranged such that they correspond to solder balls 22a, which are the terminals [of package 22]. Conductor pattern 24 is provided as a conductive pathway such that it extends over one surface 21a of flexible substrate 21 from the area in which integrated circuit package 22 is arranged to the area in which integrated circuit chips 23 are arranged. In this process, it is necessary neither to form a separate conductor pattern on the other surface 21b of flexible substrate 21 nor to form through-holes in the area in which integrated circuit chips 23 are arranged, and the process can therefore be accordingly simplified in comparison to the case of the first embodiment.

(0061) Continuing, as shown in Figure 8 (b), integrated circuit chips 23, which are used as the second semiconductor unit, are connected to the top of the right side of conductor pattern 24 provided on one side 21 as of flexible strate 21 through bumps 23 a using the flip-chip method, for example, and bumps 23 are resin-sealed with sealing resin 23b such that they are embedded.

(0062) As shown in Figure 8 (c), BGA type integrated circuit package 22, which is used here as the first semiconductor unit, is then connected to the top of the left side of conductor pattern 24 provided on one side 21a of flexible substrate 21 via solder balls 22a using reflow soldering, for example.

(0053) Next, as shown in Figure 8 (c), thermosetting adhesive 26, for example, is applied to a portion of the top surface of integrated circuit package 22, which is attached to one surface 21 so of flexibles substrate 21. Here, the area in which higs thermosetting adhesive 26 is applied is not limtied to the top surface or integrated circuit package 22, and it would be acceptable for the adhesive to be applied to the side surface of integrated circuit package 22 that will come to face flexible substrate 21 in the subsequent bending process or to other desired locations.

(0064) Continuing, as shown in Figure 8 (e), portion 21c of flexible substrate 21, on which integrated circuit chips 23 have been arranged, is folded back approximately 180° using a bending device (not shown in the figure) such that the integrated circuit chips 23 are positioned above the integrated circuit package 22, and the edges of integrated circuit chips 23 are adhered and fixed to thermosetting adhesive 26 that was applied in the previous step.

(9065) Finally, as shown in Figure 8 (f), multiple solder balls 25, which are used as the external connection terminals that prortude from the other surface 21b of flexible substrate 21, are formed at the positions of through-holes 21m that have been formed corresponding to solder balls 22a, which are the terminals of integrated circuit package 22n. The process in which these solder balls 22 are formed may occur before or after the process in which integrated circuit chins 23 are connected.

(006) The external connection terminals formed in the final process described above are not limited to solder balls 25, and may also be lead frames. Moreover, as long as these external connection terminals are formed at positions corresponding to solder balls 22a, which are the terminals of integrated circuit package 22, through-holes 21m may be formed at positions biased away from these solder balls 22a and solder balls 25, which are the external connection terminals

(0067) According to the second embodiment described above, flexible substrate 21 is folded back, and integrated circuit package 22 or 27 and integrated circuit this 23 are lined up in the longitudinal direction (vertical direction) rather than in the lateral direction (horizontal direction), so the external dimensions of semiconductor device 20 in the lateral direction can be can be made equivalent to those of

integrated circuit package 22 or 27. Moreover, when the thickness of the flexible substrate 21 used is approximately 0.04 mm and the thickness of integrated circuit chips 23 is approximately 0.1 mm, increases in the overall height of semiconductor device 20 can be constrained to approximately 0.3 to 0.5 mm in comparison to the height of integrated circuit package 22 or 27, so it is possible to achieve multichip modularization along with the reduction of the overall size of the device. Furthermore, because solder balls 25 are provided corresponding to terminals 22a or 27a of integrated circuit package 22 or 27, this semiconductor device 20 can be mounted on a mounting substrate on which integrated circuit package 22 or 27 itself is mounted (not shown in the drawings). It is therefore possible to ensure compatibility with the mounting substrate between integrated circuit package 22 or 27 and semiconductor device 20 containing this integrated circuit package 22 or 27.

(EFFECT OF THE INVENTION) As described above, in the semiconductor device of the present invention, a first semi-conductor unit equipped with an integrated circuit is arranged on one surface of a single insulating substrate and a second semiconductor unit equipped with an integrated circuit is arranged on the other surface of this insulating substrate, and the insulating substrate is folded back such that the portions on which the first semiconductor unit and the second semiconductor unit are arranged face one another. Thus, the first semiconductor unit and the second semiconductor unit are not arranged in the same plane, but are rather arranged in stacked fashion. As a result, it is possible to achieve multichip modularization, reduction of the overall size of the device, as well as high-density mounting.

(0069) Mereover, external connection terminals for surface mounting that prortude from the other side of the flexible substrate are provided at positions corresponding to the terminals of this first semiconductor unit, so it is possible to surface-mount a semiconductor device containing this first a semiconductor unit on mounting substrates on which the first semiconductor unit can be mounted. As a result, it is possible to ensure the comparishity of the first semiconductor unit and the semiconductor device containing the first semiconductor unit with respect to the mounting substrate. It is therefore possible to divert conventional semicondutor device designs and equipment, which allows development time to be shortened and development costs to be

(0070) In the semiconductor device described above, when the external connection terminals are formed such that they promude from the other surface on the side opposite the surface where the first semiconductor unit is arranged through through-holes formed on the insulating substrate, or when they are formed such that they protude from the other surface on the opposite side at positions that are biased away from the through-holes, it is possible to surfacemount this semiconductor device on a mounting substrate within a space defined by the first semiconductor unit. As a result, it is possible to reduce the width of multichip modularized semiconductor devices.

(0071) In the semiconductor device described above, when a fastening means for fastening the first semiconductor unit and the second semiconductor unit is arranged between the portions of the insulating substrate where the semiconductor tunits are arranged, it is possible to prevent or constrain the relative movement of the two units, thus making it possible to improve the overall rigidity of the device.

(0072) In the semiconductor device described above, when the conductive pathway that electrically connects the first semiconductor unit and the second semiconductor unit is formed on the surface of the insulating substrate, a second conductor pattern that is formed on the other surface of the insulating substrate, and through-holes that are formed in the insulating substrate, and through-holes that are formed in the insulating substrate and electrically connect the first conductor pattern and the second conductor pattern, this conductive pathway can be formed with relative ease using a conventional manufacturing method.

(0073) In the semiconductor device described above, when an integrated circuit chip having boundary scan functionality is used as the second semiconductor unit, operation tests in the surface-mounted state can be performed even on the first semiconductor unit, which does not have boundary scan functionality.

(0074) In the semiconductor device described above, a first semiconductor unit and a second semiconductor unit that are each equipped with integrated circuits are arranged on the same surface of a single insulating substrate, and the insulating substrate, and the insulating substrate is folded back such that the first semi-conductor unit and the second semiconductor unit are one arother. Thus, the first semiconductor unit and the second semiconductor unit are not arranged in the same plane, but are rather arranged in stacked fashion. As a result, it is possible to achieve multichip modularization, reduction of the overall size of the device, as well as high-density mounting. Moreover, because the second semiconductor module is arranged, such that it is wrapped inside the insulating substrate, it can be protected when a bare chip, for example, is used as this second semiconductor module.

(0075) Furthermore, external connection terminals for surface montring that protrude from the other side of the flexible substrate are provided in positions corresponding to the terminals of this first semiconductor unit, so it is possible to surface-mount a semiconductor device containing this first semiconductor unit can be mounted. As a result, it is possible to ensure the compatibility of the first semiconductor unit and the semiconductor device containing the first semiconductor unit with respect to the mounting substrate. It is therefore possible to divert conventional semiconductor device designs and equipment, which allows development time to be shortened and development costs to be reduced. (0076) In the semiconductor device described above, when the external connection terminals are formed such that they protrude from the other surface on the side opposite the surface where the first semiconductor unit is arranged through through-holes formed in the insulating substrate, or when they are formed such that they protrude from the other surface on the opposite side at positions that are biased away from the through-holes, it is possible to surfacemount this semiconductor device on a mounting substrate within a space defined by the first semiconductor unit. As a result, it is possible to reduce the width of multichip modularized semiconductor devices.

(0077) In the semiconductor device described above, when a fastening means for fastening the first semiconductor unit and the second semiconductor unit is arranged between the first semiconductor unit and the second semiconductor unit, this fastening means can prevent or constrain relative movement between the two units, thus making it possible to improve the overall rigidity of the device.

(0078) In the semiconductor device described above, when the conductive pathway that electrically connects the first semiconductor module and the second semiconductor module is formed from a conductor pattern formed on one surface of the insulating substrate, this conductive pathway can be formed with relative ease using a conventional manufacturing method. Furthermore, unlike the semiconductor devices of the previously described inventions, it is not necessary to form a separate second conductor pattern on the other surface of the flexible substrate or throughholes positioned in the area of the second semiconductor unit, which makes it possible to simplify the manufacturing

(0079) In the semiconductor device described above, as in the semiconductor device of the inventions described previously, when an integrated circuit chip having boundary scan functionality is used as the second semiconductor unit, operation tests in the surface-mounted state can be performed even on the first semiconductor unit, which does not have boundary scan functionality.

(BRIEF DESCRIPTION OF THE DRAWINGS)

(FIGURE 1) shows a first embodiment of the semiconductor device of the present invention; (a) is an external perspective, and (b) is a longitudinal sectional view.

(FIGURE 2) shows a first embodiment of the semiconductor device of the present invention, and is a longitudinal sectional view showing an embodiment in which another type of unit is used for the first semiconductor unit, which constitutes a part of the device.

(FIGURE 3) shows the manufacturing method for the semiconductor device shown in Figure 1, and (a)-(f) are process diagrams for each stage of this manufacturing method.

(FIGURE 4) shows the external connection terminal area, which constitutes a part of the semiconductor device; (a) is an enlarged longitudinal sectional view of the semiconductor device shown in Figure 1, and (b) and (c) are enlarged longitudinal sectional views of other modes of connection.

(FIGURE 5) shows the external connection terminal area, which constitutes a part of the semiconductor device; (a)-(c) are enlarged longitudinal sectional views of additional modes of connection.

(FIGURE 6) is a longitudinal sectional view showing a second embodiment of the semiconductor device of the present

(FIGURE 7) shows a second embodiment of the semiconductor device of the present invention, and is a longitudinal sectional view showing an embodiment in which another type of unit is used for the first semiconductor unit, which constitutes a part of the device.

(FIGURE 8) shows the manufacturing method for the semiconductor device shown in Figure 6, and (a)-(f) are process diagram for each stage of this manufacturing method.

(EXPLANATION OF REFERENCES) 10 ... semiconductor device, 11 ... flexible substrate (insulating substrate), 11a ... one surface, 11b ... other surface, 11m and 11n ... through-holes, 12 ... integrated circuit package (first semiconductor unit), 12a ... solder ball (terminal), 13 ... integrated circuit chip (second semiconductor unit), 13a ... bump, 13b ... sealing resin, 14a ... first conductor pattern, 14b ... second conductor pattern, 15 ... solder ball (external connection terminal), 16 ... thermosetting adhesive (fastening means), 17 ... integrated circuit package (first semiconductor unit). 17a ... lead frame, 20 ... semiconductor device, 21 ... flexible substrate (insulating substrate), 21a ... one surface, 21b ... other surface, 21m ... through-hole, 22 ... integrated circuit package (first semiconductor unit), 22a ... solder ball (terminal), 23 ... integrated circuit chip (second semiconductor unit). 23a ... bump, 23b ... sealing resin, 24 ... conductor pattern, 25 ... solder ball (external connection terminal), 26 ... thermosetting adhesive (fastening means), 27 ... integrated circuit

package (first semiconductor unit), 27a ... lead frame

(FIGURE 7)

[see source for figure]

Japanese Unexamined Patent Application Publication 2000-88921 (12)

[see source for figure]
(Figure 4)
[see source for figure]

(FIGURE 6)
[see source for figure]

[see source for figure]

Japanese Unexamined Patent Application Publication 2000-88921 (13)

(FIGURE 5)

(FIGURE 8)

[see source for figure]

[see source for figure]

(19)日本環特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特:開2000-88921

(P2000-88921A) (43)公開日 平成12年3月31日(2000.3.31)

(51) Int.Cl.7	鐵別記号	FΙ		ラーマコード(参考)
G01R	31/28	G01R	31/28 C	
H01L	27/04	HOIL	27/04 Z	
	21/822			

審査請求 未請求 請求項の数12 OL (全 13 頁)


(21)出顯番号	特額平10-254301	(71) 出題人 000002185
		ソニー株式会社
(22) 出験日	平成10年9月8日(1998.9.8)	東京都島川区北島川6 丁目7番35号
		(72)発明者 八田 燕
		東京都品川区北品川6 「目7番35号 ソニ
		一株式会社内
		(72)発明者 松波 敬祐
		東京都品川区北品川6 「目7番35号 ソニ
		一株式会社内
		(72)発明者 伊東 秀幸
		東京都品川区北品川6 「目7番35号 ソニ
		一株式会社内
		(74)代理人 100094053
		弁理士 佐藤 隆久


(54) 【発明の名称】 半導体装置

(57)【要約】

M) 化を図りつつ、装置金体としての小型化、又、実装 差板に対する半導体装置の互換性を確保する。 【解決手段】1つのフレキンブル基板11に対して、そ の一方の面11 a に集積回路・パッケージ12を設け、他 方の面11 b に集積回路・ナップ13を設け、この集積 路パッケージ12と集積回路・ナップ13とと、第1の等 体パターン14 b、スルール・11 nにより電気的に接続し、さらに、フレキシブル基板11に他方の面11 bから突出するように外部 接続端子15を設け、集積回路パッケージ12と集積回路・ナップ1を近れるように、フレキシブル基板11を約180°折り返して、集積回路パッケージ12と開積のまた。プレキシブル基板11を約180°折り返して、集積回路パッケージ12と開発の振力法をもつ半導体装置10を形成した。

【課題】半導体装置のマルチチップモジュール(MC





【特許請求の範囲】

【請求項1】 1つの総縁性基板と、商記総修性基板と に取り付けられてそれぞれ集積回路を備える第1の半導 体ユニット及び第2の半導体ユニットと、前記第1の半 導体ユニットと前記第2の半導体ユニットとを電気の 総轄する導電路と、前記第10半導体ユニットの端子に 対応するように前記総修性基板上に設けられて外部との 接続に用いる外部接続端子と、を備えた半導体装置であって。

前記第1の半導体ユニットは、前記絶縁性基板の一方の 面上に配置され、

国上に相談され、 前記第2の半導体ユニットは、前記絶縁性基板の他方の 面上に配置され、

前記絶縁性基板は、前記第1の半導体ユニットと前記第 2の半導体ユニットが配置された部分とが相対向するよ うに折り曲げられている、ことを特徴とする半導体装 置。

【請求項2】 前記外部接続場子は、前記総総性基板に 形成されたスルーホールを通して、前記第1の半導体ユ ニットが配置された側の一方の面とは反対側の他方の面 から突出するように形成されている、ことを特徴とする 請求項1 計能の半導体装置

【請求項3】 前記外部接続場子は、前記第1の半導体 ニュットが配置された側の一方の面とは反対側の他方の 面から突出する突出部がが、前記スルーホールから偏荷 した位置に形成されている、ことを特徴とする請求項2 記載の半導体装置。

【請求項4】 前記第1の半導体ユニットと前記第2の 半導体ユニットが配置された総様性差板の部分との間に は、両者を固定する固定年段が配置されている、ことを 特徴とする請求項1記載の半導体装置。

【請求明5】 前記簿電路は、前記総絡性基板の一方の 面上に形成された第1の海体パターンと、前記総終性基 板の他方の面上に形成された第2の端体パターンと、前 記総経性基板に形成されて前記第1の導体パターンと前 記簿2の場体パターンとを電気的に接続するスルーホー ルとを著する、ことを特徴とする請求項1記載の半導体 装置。

[請求項6] 前記第2の半導体ユニットは、バウンダ リスキャン機能を有した集積回路チップである、ことを 特徴とする請求項1計数の半導体装置。

【請求項7】 1つの総談仕基板と、前記総験性基板上 に取り付けられてそれぞれ集積回路を備える第1の半導 体ユニット及び第2の半導体ユニットと、前記第1の半 導体ユニットと前記第2の半導体ユニットとを電気的に 整轄する海電路と、前記第1の半導体ユニットとを電気的に 対応するように前記総秘性基板上に設けられて外部との 接続に用いる外部接続端手と、を備えた半導体装置であって。

前記第1の半導体ユニット及び前記第2の半導体ユニッ

トは、前記絶縁性基板の同一の面上に配置され、

前記絶縁性基板は、前記第1の半導体ユニットと前記第 2の半導体ユニットとが相対向するように折り曲げられ ている、ことを特徴とする半導体装置。

【請求項8】 前記外部接続電子は、前記論線性基板に 形成されたスルーホールを通して、前記第1の半導体ユ ニットが配置された側の一方の面とは反対側の他方の面 から突出するように形成されている、ことを特徴とする 請求項了新継の半導体装置。

【請求項9】 前記外部接続署子は、前記第1の半導体 ユニットが配置された側の一方の面とは反対側の他方の 面から突出する突出部分が、前記スルーホールから偏待 した位置に形成されている、ことを特徴とする請求項8 計載の半導体接置。

【請求項10】 前配第1の半導体ユニットと前配第2 の半導体ユニットとの間には、両者を固定する固定手段 が配置されている、ことを特徴とする請求項7記載の半 導体装置。

【請求項11】 前記導電路は、前記絶縁性基板の一方 の面上に形成された半導体パターンを有する、ことを特 徴とする請求項7記載の半導体装置。

【請求項12】 前配第2の半導体ユニットは、バウン グリスキャン機能を有した集積回路チップである、こと を特徴とする請求項7記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野1 先発明は、半導体装置に関し、特に、LS 1 等の集積回路チップをバッケージングと集積回路が、ウケージ、ベアチップ等のバッケージングを施していない集積回路チップ等(以下、これらを総称して半導体ユニットと、同一の重板に搭載してマルチャップモジュール(MCM)化を図った半導体越速に関する。

【0002】
【従来の技術】LSI等の半導体ユニット(1Cデバイス)の回路治験、動作試験)及びこれら半導体ユニットを搭載した基板の回路試験は、実装された生態で行なう必要があり、一方、近年における基板の高密族化及び高密度変化等により、従来のインサーキット活場による基板等の評価が物理的に関連なことから、基板上で回路、観察を行なうための方法として、1EEE1149.1という標準規定において、パウングリスキャン活動が採用されている。そして、このパウングリスキャン試験が採用されている。そして、このパウングリスキャン試験を行なう回路すなわちパウングリスキャン試験原路を、各々の下導体ユニットを基板上に実装した後であっても、これらの回路試験を行なえるようにしたものである。

【0003】ところで、上記のように、バウングリスキャン試験回路を、各々の半導体ユニットに組み込んだ場

会においては、半導体ユニット内に設けられる影響用の 領域の割合が、機能上本来的に要求される領域に比べて 比較的大きくなり、半導体ユニットの大型化を揺れし、 又、上記試験回路を組み込んだ半導体ユニットに対応さ せるべく実装施も気がた記針しなければならず。 に、上記試験回路が組み込まれていない半導体ユニット が高速戻業された場合には実装状態で回路試験を行な うことができない、といる問題がで、といる内部を

【0004】そこで、上記試験回路を持たない半導体ユ ニットにおいても、上記回路試験を行なえるようにした 装置が開発され、例えば、特開平7-12901号公 報 特開平8-271585公報等に示されている。 【0005】上記特開平7-12901号公報に開示の 装置は、半導体ユニット (ICデバイス) のピンを挿入 する「Cリード受け金星と「Cソケット端子との間にバ ウンダリスキャンセル、このパウンダリスキャンセルと 閉间路によりシリアルに接続されてバウンダリスキャン 試験を行なうTAPコントローラ等を設けたICソケッ トからなるものであり、このバウンダリスキャン試験回 路が組み込まれたICソケットを介して、半導体ユニッ トを基板に実装し、上記回路試験を行なうものである。 【0006】また、上記特開平8-271585公報に 開示の装置は、上述同様に、半導体ユニット(ICデバ イス)のピンを挿入できる I C ソケット内に、バウンダ リスキャンパス回路、バウンダリスキャン対応のICデ バイスでの内部ロジック回路に相当するLSI回路、こ のLSI回路とバウンダリスキャンパス回路との接続を 切り替える信号切替回路等からなるバウンダリスキャン 試験回路を組み込んだものからなり、このICソケット を介して、半導体ユニットを基板に実装し、上記回路試 験を行なうものである。

[0007]

【登野が解決しようとする課題】しかしながら、上記特 開平7-12901号公報及び特開中8-271585 へれに開示改業職においては、いずれもソケット方式すなわち押、実装力すを採用したものであり、この様人実装力式ではソケットの高さが通常1m加以上になり、高方向におけるサイズが増加するため、高密要実験化には不向まであるという問題があった。また、上記公領に開示の装置においては、レケット内に組み込まれる回路、いずれもパケングリスキャン試験回路のみてあり、ソケットを他の開途に用いることができない。すなわち、マルチナップモジュール化を図ることができない。という問題があった。

【0008】本那明は、上記管来技術の問題点に鑑みて 成されたものであり、その目的とするところは、1つの 絶縁性基板に、種々の機能をもつしる1、10ケップ等 の半導体ユニットを複数情報して、マルチチップモジュ ール(MCM)化を図りつつ、装置全体としての小型 化、さらには、LS1等1つの半導体エニットが実装さ れる実装基板に対して、この半導体ユニットを含むMC M化された半導体装置をも実装できるように、実装基板 に対する互換性を確保できる、半導体装置を提供するこ とにある。

fnnna:

【課題を解決するための手段】 本発明者等は 上記目的 を達成するべく鋭窓検討を重ねた結果、以下の如き構成 をなす発明を見出すに至った。すなわち、本発明の半導 体装置は、1つの絶縁性基板と、この絶縁性基板上に取 り付けられてそれぞれ集精回路を備える第1の半導体ユ ニット及び第2の半導体ユニットと、この第1の半導体 ユニットと第2の半導体ユニットとを電気的に接続する 導電路と、上記第1の半導体ユニットの端子に対応する ように前記絶縁性基板上に設けられて外部との接続に用 いる外部接続端子と、を備えた半導体装置であって、上 記第1の半導体ユニットは、前記絶縁性基板の一方の面 上に配置され、上記第2の半導体ユニットは、上記絶縁 性基板の他方の面上に配置され、上記絶縁性基板は、上 記第1の半導体ユニットと上記第2の半導体ユニットが 配置された部分とが相対向するように折り曲げられてい る、ことを特徴としている。

【0010】上記半導体装置においては、上記外部接続 場子を、上記総解性数板に形成されたスルーホールを通 して、上記簿、10半導体ユニットが配置された順の一方 の面とは反対側の他方の而から突出するように形成した 構成を採用することができる。上記半等体装置において は、上記が指数機関子のうち、上記第10半準体ユニットが配置された側の一方の面とは反対側の他方の面から 突出する突出部分が、上記メルーホールから偏停した位 窓に粉破された機会を採甲もることができる。

【001】】上記半導体装置においては、上記第1の半 導体ユニットと上記第2の半導体ユニットが配置された 総給性基板の部分との間に、両者を固定する固定手段を 配置する構成を採用することができる。上記半導体装置 においては、上記簿電路として、上記地線性基原の一方 の面上に形成された第1の導体パターンと、上記地線性 基板の他方の面上に形成されて上記第1の導体パターンと、 上記述線性基板に形成されて上記第1の導体パターンと 上記述の薄体パターンとを電気的に接続するスルーホ ールと、を有する構成を採用することができる。上記半 導体装置においては、上記第2の半導体ユニットとして、バウングリスキン機能を有した集積回路チップを 採用することができる。

【0012】また、本寿卵の半等体装置は、1つの絶験 性基板と、この総縁性基板上に取り付けられてそれぞれ 集積回路を備える第1の半導体ユニット及び第2の半導 体ユニットと、この第1の半導体ユニットと第2の半導 体ユニットと電気的に接続する導電路と、上記第1の 半導体ユニットの端子に対応するように上記絶縁性基板 上に設けられて外部との接続に用いる外部接続着アと、 を備えた半導体装置であって、上記第1の半導体エニット ト及び上記第2の半導体ユニットは、上記絶縁性基拠の 同一の面上に冒置され、上記絶縁性基拠は、上記971の 半導体ユニットと上記第2の半導体ユニットとが相対向 するように折り曲げられている、ことを特徴としてい る。

【0013】上記半等体整置においては、上記や審接検 値子を、上記絶縁性基板に形成されたスルーホールを通 して、上記第10半等体エニットが配置された側の一方 の面とは反対側の他方の面から突出するように形成した 構成を提用することができる。上記半等体装置において は、上記外部接接端子のうち、上記部1の半等体へニットが配置された側の一方の面とは反対側の他方の面から 突出する交出器がが、上記が1・ルから偏常した位 窓出形を次れた構成を提明することができる。

[0014]上駅半郷体施配においては、上記第1の半 痛体ユニットと上記第2の半導体ユニットとの間に、両 者を固定する配定手段を配置する構成を採用することが できる。上記半導体検置においては、上記導電路として、上記絶縁性基級の予の面上に形念された滞体バタ 一と有する構成を採用することができる。上記半場体 装置においては、上記第2の半導体ユニットとして、バ ウンダリスキャン機能を有した集積回路チップを採用す ることができる。

【0015】本発明の半達体装置おいては、1つの絶縁 件基板に対して、集積回路を備える第1の半導体ユニッ トが上記絶縁性基板の一方の面上に配置され、かつ、集 **積回路を備える第2の半導体ユニットが上記絶縁性基板** の他方の面上に配置され、さらに、上記絶縁性基板が、 上記第1の半導体ユニットと上記第2の半導体ユニット が配置された部分とが相対向するように折り曲げられて いることから、上記第1の半導体ユニットと上記第2の 半導体ユニットとは、お互いが平面状に配置されるので はなく、精層されるように配置されることになる。ま た、上記第1の半導体ユニットと第2の半導体ユニット とが導電路により電気的に接続され、上記第1の半導体 ユニットの端子に対応して上記絶縁性基板上に、外部と の接続に用いる外部接続端子が設けられていることか ら、外部の実装基板等に対して、この外部接続端子を接 続することにより、上記第1の半導体ユニット及び第2 の半導体ユニットの動作が可能となる。

(10016)上記半導体装置とおいては、上記外部接触等子を、上記総縁性基板に形成されたスルーホールを通して、上記が1の半導体ユニットが電置された側の一方の面とは反対側の他方の面から突出するように形成され、あるいは、上記スルーホールから偏積した位置に及対側の他方の面から突出するように(突出部分が)形成され場合において、上記第1の半導体ユニットにより画定される範囲化されて、この突出した部分を介して外部の要素を取得されるを表しています。

【0017】上記半導体決議にといては、上記第10半 準体ユニットと上記第20半導体ユニットが配置された 絶縁性基拠の部分との間に、両者を固定する固定手段が 配置された場合において、この固定手段が両者間の相対 的な移動を防止あるいは抑制するように作用して、全体 としての開性を向上させる。

【0018】上記半導体装置においては、上記導電路として、上記線線性基板の一方の面上に形成された第1の 等体パターンと、上記総線性基板の他方の面上に形成された第2の薄体パターンと、上記総線性基板に形成された第2の薄体パターンと上記第2の薄体パターンと を電気的に接続するスルーホールと、をする「構成と た場合において、これら第1の薄体パターン、第2の導 体パターン、スルーホールを、でする「構成と な場合において、これら第1の薄体パターン、第2の導 体パターン、スルーホールを介して、第1の半導体ユニットと第2の半導体ユニットとの電気的接続がなされ ストと第2の半導体ユニットとの電気的接続がなされ

【0019】 ト記半導体装置においては、ト記第2の半 導体ユニットとして、バウンダリスキャン機能を有した 集積回路チップを採用した場合において、この第2の半 漢体ユニットを介して、表面実装状態にある第1の半漢 体ユニットあるいは基板の動作試験が行なわれ得る。 【0020】また、本発明の半導体装置おいては、1つ の絶縁性基板に対して、それぞれ集積回路を備える第1 の半導体ユニットと第2の半導体ユニットとが上記絶縁 性基板の間一の面上に配置され、かつ、上記絶縁性基板 が、上記第1の半導体ユニットと上記第2の半導体ユニ ットとが相対向するように折り曲げられていることか ら、上記第1の半導体ユニットと上記第2の半導体ユニ ットとは、お互いが平面状に配置されるのではなく、お 互いに対向して積層されるように配置されることにな る。また、上記第1の半導体ユニットと第2の半導体ユ ニットとが導電路により電気的に接続され、上記第1の 半導体ユニットの端子に対応して上記絶縁性基板上に、 外部との接続に用いる外部接続端子が設けられているこ とから、外部の実装基板等に対して、この外部接続端子 を接続することにより、上記第1の半導体ユニット及び 第2の半導体ユニットの動作が可能となる。

【0021】上記半導株装配においては、前途回様に、 上監外部接続端子を、上記徳齢性基板に形成されたスルーホールを通して、上記第1の半導体ユニットが配置された限の一方の面とは反対機の他方の面から突出するように「突出 部分が)形成された場合において、上記第1の半導体ユニットが配置された場合において、上記第1の半導体ユニットにより画定される範囲外において、、この突出した部分を力して外部の基板等に表面半実法が行なわれる。 「0022】上記半導株認定においては、上記第1の半導体ユニットと上記第2の半導体ユニットとの間に、両着を固定手段が配置された場合において、上記第1の半導体ユニットとの間に、両着を固定する固定手段が再るされた場合において、立動1の単位を対している。 直旋手段が再る間の単射体を対象を防止あるいは抑制す るように作用して、全体としての制性を向上させる。 (10023]上記半導体装置においては、前途関係に 上記簿電路として、上記録線性基板の一方の面上に形成 された導体パターンを有する構成とした場合において、 この導体パターンを介して、第1の半導体エニットと第 の半葉体エニットとの電気的接続が全ちなり

[0024]上聖半等体装置においては、前途制能と、 上記第20半導体ユニットとして、パウングリスキャン 機能を有した集団監条・フを採用した場合において、 この第20半導体ユニットを介して、表面実装控態にあ る第10半導体ユニットあるいは差板の動作記勢が行な かれ得る。

[0025]

【発明の実施の形態】以下、本発明に係る半導体装置の 実施の形態を添付図面に基づいて説明する。図1

(a), (b)は、本発明に係る半導体装置の第1の実 権形態を示す外欄斜視図及び網筋面図である。この半導 体装置 1 0 は、図 1 (a) に示すように、1 つの絶縁性 基板としてのフレキシブル基板11と、このフレキシブ ル基板11の一方の面11aトに配置された集積回路を 備える第1の半導体ユニットとしての、例えばBGA (ボールグリッドアレイ) タイプの集積回路パッケージ 1.2 ト フレキシブル基板 1.1 の他方の面 1.1 b トに配 置された集積回路を備える第2の半導体ユニットとして の. 例えばベアチップである2つの集積回路チップ13 と、この集積回路パッケージ12と集積回路チップ13 とを電気的に接続する導電路としての銅製の導体パター ン14と、集積回路パッケージ12の増子である半田ボ ール12aに対応するように、フレキシブル基板11の 他方の面111bから突出して設けられて外部すなわち実 装基板との接続に用いる外部接続端子としての半田ボー ル15とを、その基本構成として備えている。

【0026]そして、上記フレキシブル基板11位、その一方の面11a上に配置された集積回路パッケージ12その他方の面11b上において集積回路パッケージ12とその他方の面11b上において集積回路サップ13が配置された領域のフレキシブル基板11の部分11cとが相対向するように、約180・折り曲げられている。すなわち、集積回路パッケージ12の上方に、集積回路パッケージ13が配置された領域のフレキシブル基板の部分11cが位置して、これら集積回路パッケージ12と集積回路チップ13とが上下方向に積層されるように配置された策略となっている。

【0027】このように、フレキシブル基板 1 1が折り 曲げられて、集積回路バッケージ1 2 と集積回路チップ 13とが、横方向(水平方向)に配列されるのではなく 総方向(上下方向)に配列されるため、半等体装置 1 0 としての横方向の外形寸記は、集積回路バップ・ジ1 と同等の寸法とすることができ、又、フレキシブル基板 1 1 の原をが約0、0 4 mm 程度、集積回路ゲップは の厚をが約0、1 mm 程度のものを用いた場合、半導体 装置10全体の高さは、無利回路パッケージ12の高さ に比べ、0.3~0.5mm程度の増加に留まる。した がって、マルチナップモジュール化を行ないつつ、装置 全体としての小型化を造成することができる。また、集 積回路パッケージ12の端子12aに対応させて半日ボ ール15を設けたことがら、集積回路パッケージ12そ のものが実装される実装装度(不四次)に対して、この 半等検差額10を実装することができる。したが、 集積回路パッケージ12とこの集積回路パッケージ12 を含せ半等体装置10との間において、実装差板に対す を直接性を確保することができる。

【0028】ここで、上記導体パターン14は、図1 (b)に示すように、フレキシブル芸板11の一方の面 11a上において、集積回路パッケージ12が配置され る領域及びこの領域から他端側へ伸びるように配設され た第1の導体パターン14aと、フレキシブル基板11 の他方の面11b上において、集積回路チップ13が配 置される領域に配設された第2の導体パターン14bと からなり、この第1の導体パターン14 aには、集積回 路パッケージ12の半田ボール12aがリフローソルダ リングにより電気的に接続されており、一方、第2の導 体パターン14bには、集積回路チップ13がバンプ1 3 aを介してフリップチップ方式により接続されてい る。尚、集積回路パッケージ12の接続は、上記リフロ ーソルダリングの他に、ウエーブソルダリングによる方 法等種々の接続方法を採用することができ、又、集積回 路チップ13の接続についても、上記フリップチップ方 式の他に、ワイヤボンディングによる方法等種々の接続 方法を採用することができる。

【0029】また、フレキシブル基板11には、集積回 路パッケージ12の端子である半田ボール12aに対応 する部分に複数個のスルーホール11mが形成され、 又、集積回路チップ13が配置された縁部領域に対応す る部分に複数側のスルーホール11nが形成されてい る。そして、これらスルーホール11m, 11nには、 めっきあるいは半田ポスト等により電気的運電路が形成 されており、このスルーホル11mを通して、フレキシ ブル基板11の他方の面11aに配設された第1の導体 パターン14aとフレキシブル基板11の他方の面11 bから突出する半田ボール15とが電気的に接続され、 スルーホール11nを通して、フレキシブル基板11の 一方の面11aに配設された第1の導体パターン14a とフレキシブル基板11の他方の面1116に配設された 第2の導体パターン14bとが電気的に接続されてい る。上記第1の導体パターン14a、第2の導体パター ン14b、スルーホール11nにより、第1の半導体ユ ニットである集積回路パッケージ12と第2の半導体ユ ニットである集積回路チップ13とを電気的に接続する 導電路が形成されている。

【0030】本実練形態においては、スルーホール11

nを設けて、第1の導体パターン14aと第2の導体パ ターン14bとを電気的に接続したが、スルーホール1 1nを設けることなく、スルーホール11mの削減まで 第2の導体パターン14bを伸長させて、このスルーホール11mを大して第10%がパターン14bと電気的に接続し、これにより、 集権回路パッケージ12と無視回路ナップ13とを電気 的に接続することもできる。この場合、上部70% パターン14a、第2の導体パターン14b、スルーホール11mにより、第1の半導体ユニットである集積回 路パッケージ12と第2の連パパターン17b、スルーホール11mにより、第1の半導体ユニットである集積回 路外ッケージ12と第2の半導体ユニットである集積回 路チップ13とを電気的に接続する減電路が形成される ことになる。

【0031】上記フレキシアル差板11が約180° 折り曲げられた状態において、集積回路バッケージ12の上面と無何間路ケップ13が配置された頑強のフレキシアル基板11の部分10とが相対向する領域の同胞部分には、間定手段としての熱硬化性接着剤16が途布されており、この熱硬化性接着剤16により、両者すなわち集積回路バッケージ12と無積回路ケップ13及びフレキシアル差板11の折り曲げ部分11cとの間に相対的を移動が生じないように、あるいは、相対的な移動が知り出れるようになっている。尚、上記間定手段としては、熱硬化性結着剤16の他に、両面テープ等を採用することもできる。

[0032]また、上記郷2の半導体モジュールとして の集積回路キップ13に、バウングリカ式に基づく動作 試験を行なうためのバウングリスキャン機能、すなわち バウングリスキャン試験回路を持たせることも可能であ り、この場合には、パウングリスキャン機能を持たない 栽積回路イップージ12と、バウングリスキャン機能を 持つ集積回路チップ13とが電気的に接続されて、全体 としてパケングリスキャン機能を持つ半率体接端 形成されることになる。このように、集積回路チップ1 3にパウングリスキャン機能を持つ半率体接端 にパウングリスキャン機能を持つ半率体接端 10パウングリスキャン機能を持つ半率体接端で、動作試験 を行なうことができる

【0033】にこで、上記パウングリスキャン機能としては、IBEBー1149.1に規定されるパウングリスキャン方式による試験問題を設ければよく、この試験回路は、パウングリスキャンセル、テストアクセスボートコントローラ、及びテストデータインブット、テストクロック、テストモードセレクト、テストデータアウトアット等のボート等からなるものである。

【0034】上記架統邦銀においては、第1の半等株ユ エットとして、BGA(ボールグリッドアレイ)タイプ の集権回路パッケージ12を採用したが、図2に示すよ うに、QFP(クワッドフラットパッケージ)タイプの 集積回路パッケージ17を採用し、その端子であるリー ドフレーム17 aを、前途問様に、第1の導体パターン 14 aに接続してもよい。尚、この実施形態では、フレキシブル基板11の他方の面11 b上に設けられる第2 の半導体ユニットとしての集積回路チップ13を横方向 に2個層間したものである。

【00351この実施形態においても、前途同様に、フレキシアル基板11が折り曲げられて、集種回路パック・シジョでよりな最低間路チップ12とが、模方向(大平方向)に配列されるのではなく縦方向(上下方向)に積層されるように配列されるため、半導体装置10としての横方向の外形寸法は、集積回路パッケージ17と同等の寸法とすることができ、特に、図2に示すように、フレキシアル基板11を折り返す方向に複数個の集積回路パッケージ17及び2個の集積回路チップ13を配置することから、単に横方向に集積回路パッケージ17及び2個の集積回路チップ13を配置することから、ロスルナチップ・ジュア及び2個の集積回路パッケージ17及び2個の集積回路パッケージ17及び2個の集積回路パッケージ17及び2個の集積回路パッケージ17及び2個の集積回路パッケージ17及び2個の集和回路である。これによりアルナージャージョンにより効果がである。これによりアルナージャージーが表していた。

【0036】次に、上記等1の実施形態に係る半導体装置10の製造方法について説明する。先寸、図3(a)に示すまらに、総熱性のフレキンブル志振り18用意し、集積回路パッケージ12が配置される領域内においてその場子である半田ボール12 aに対応するように、検数個のスルーホール 11mを形成し、X、集積回路・ップ13が配置される領域内においてその端子すなわちパンプ13 aに対応するように、複数個のスルーホール 11mを形成する。また、フレキンブル基板11の一方の面11 a上に第1の場体パターン14 aを配設し、フレキンブル基板11の他方の面11 b上に第2の導体パクーン14 bを配設する。また、21年以上ホール11m、11 nの部分にめっき等により導電路を形成して、第1の導体パターン14 aと第2の導体パクーン14 とり電気がほりが

【0037】続いて、図3(b)に示すように、フレキシブル基板11の他方の面11bに配設された第2の郷体パターン14bの上に、パンプ13aを付して、第2の半導体ユニットである集積回路チップ13を例えばフリッアナップ方式で接続し、パンプ13aを埋設するように針止倒能13bにより固修計止する。

[0038] さらに続いて、図3(c)に示すように、 フレキシブル基板11の一方の面11aに配談された第 1の導体パケーン14aの上に、半田ボール12aを介 して、第1の半導体ユニットとしてここではBGAタイ アの集積回路パッケージ12を例えばリフローソルグリ ングにより接続する。

【0039】次に、図3(d)に示すように、フレキシ がル茎板11の一方の面11a上に取り付けられた集積 画路パッケージ12の上面の一部に、例えば熱硬化性接 着剤16を整命する。この際、この熱硬化性接密剤16 を塗命する衝壊は、集積回路パッケージ12の上面に限 らず、後の曲げ工程によりフレキシブル速板11と対向 することになる集積回路バッケージ12の側面、あるい は、その他の所望の箇所に途布してもよい。

【0040】続いて、図3(e)に示すように、曲げ加工装置(不図示)を用いて、フレキンプル基板110番 対面路カップ15を置けて高が11cが、集積回路が ッケージ12の上方に位置付けられるように、約180 ・街り返して、この折り返した部分11cの両11a を、前工程で設けた熱硬化性接着網16に密着させて、 固着させる。

[0041] 議後に 図3(f)に示すように、集積回 Bパッケージ12の端子である半田ボール12aに対応 して形成されたスルーホール11mの位置において、図 4(a)に拡大して示すように、フレキシブル基板11 の他方の面11bから突出する外部接続端子としての半 田ボール15を複数循形成する。尚、この半田ボール1 5を形成する工程は、集積回路チップ13を接続する工 段の前後であってもよい。

[0042]上記最後の工程で形成される外部接続端子としては、上記半田ボール15に限らず、リードフレーなつあってもよく、又、集積四路パッケージ12の端子である半田ボール12 a に対応する位置にこの外部接続端子が形成されれば、スルーホール11 mは、これら半田ボール12 a 及び外部接続端子から偏倚した位置に形成されていてもよい。

【0043】ト記第1の実施形態によれば、フレキシブ ル基板11が折り曲げられて、集積回路パッケージ1 2、17と集積回路チップ13とが、横方向(水平方 向)に配列されるのではなく総方向(上下方向)に配列 されるため、半導体装置10としての横方向の外形寸法 を、集積回路パッケージ12、17と同等の寸法とする ことができ、又、フレキシブル基板11の厚さが約0. 04mm程度、集積回路チップ13の厚さが約0.1m m程度のものを用いた場合、半導体装置10全体の高さ は、集精回路パッケージ12、17の高さに比べ、0. 3~0、5mm程度の増加に留まるため、マルチチップ モジュール化を行ないつつ、装置全体としての小型化を 達成することができる。また、集積回路バッケージ1 2、17の端子12a、17aに対応させて半田ボール 15を設けたことから、集積回路パッケージ12、17 そのものが実装される実装基板 (不図示) に対して、こ の半導体装置10を実装することができる。したがっ て 集積回路パッケージ12.17とこの集積回路パッ ケージ12、17を含む半導体装置10との間におい て、実装基板に対する互換性を確保することができる。 【0044】图4(b),(c)、图5(a),

【0044】図4(b), (c)、図5(a), (b), (c)は、それぞれ、前途外都接続寄子につい てのその他の接載形態を示すものである。図4(b)に 示す接触形態は、第1の半事体ユニットとしてQFPタ イプの集積回路パッケージ17を採用し、この集積回路 パッケージ17のリードンレーム17aを第1の等体パ ターン14 a に接続し、このリードフレーム17 a の接 続端部の直下にめっき等で電気的導通がとられたスルー ホール11 mを形成し、このスルーホール11 mの直下 に外部接続端子としての半田ボール15を形成したもの である。

【0045】図4(c)に示す接続形態は、第10半導体ユニットとしてBGAタイプの集預回路バックージ1 全を採制し、ごの機関圏がペッケージ12の半田 12 aを第1の導体パターン14 aに接続し、この半田 ボール12 aから個荷した位置にかっき等で窓が時速が がとられたスルーボール11mを形成し、又、フレキシ ブル基数11の他方の面11 bに第5の導体パケーン1 4 をを設し、このスルーボール11mを返して第1の 端体パケーン14 aと第3の端体パターン14 cとを電 気的な接続し、さらに、上記半田ボール12 aの下方に 対応する位置において、この第3の導体パターン14 c に外積接端子としての半田ボール15を形成したもの である。

【0046】図5(a)に示す接続形態は、第1の半導体ユニットとしてQFPタイプの集積回路パッケージ1 を採用し、この集積回路パッケージ17のリードフレーム17aを第1の導体パターン14aに接続し、この リードフレーム17aの接続部部から解荷した位置にか っき等で電気的等運がとられたスルーホール11mを形成し、X、フレキシブル差板11の他方の面11bに第 3の導体パターン14を配設し、このスルーホール1 1mを通して第1の導体パターン14aと第3の導体パターン14とを電気的に接続し、さらに、上記リード フレスム17aの接続部分の下方に対応する位置において、この第3の導体パターン14cにが部接破場子としての乗1が手が手が上上りを平板したものである。

【0047】図5(b)に示す接続形態は、第10半導体ユニットとしてBGAタイプの集積回路パッケージ12 全採用し、この集積回路パッケージ12の半日ボール12 aを第1の端体パターツ14 aに接続し、この半田 12 aを第1の端体パターツ14 aに接続し、この半田 パール12 a から傾倚した位置にめっき等で電気的導通がとられたスルーホール11 mを形成し、ス・フレキシブル基版11の他方の画11 bに第3の導体パターン14 c とを電気的に接続し、このスルーホール11 mを通して第1の導体パターン14 c とを電気的に接続し、さらに、この第3の導体パターン14 c とを電気的に接続し、さらに、この第3の導体パターン14 c とを電気的に接続し、ともにアレーム18を接続し、上記半日ボール12 aの下方に対応する位置において、上記リードアレーム18の接続地流が位置付けられるように形成したものである。

【0048】図5(c)に示す接続形態は、第1の半導体ユニットとしてQFPタイプの集積回路パッケージ1 7を採用し、この集積回路パッケージ1アのリードフレーム17 aを第1の導体パターン14 aに接続し、このリードフレーム17 a の接続端部から保持した位置にめ っき等で電気的等通がとられたスルーホール11 mを形成し、ス、フレキシブルを取り1 の他方の面11 b に第 3の導体パターン14 c を配設し、このスルーホール1 1 mを通して第1の導体パターン14 a c 第3の導体パターン14 c に外部接続場子としてのリードフレーム18を接続し、上記リードフレーム17 a の接触部があり下方に対応する位置において、上記リードフレーム 18 の接触端部が位置付けられるように形成したものである

【0049】上記の如く、外部接続端子の接続形態として種々のものを適宜採用することにより、未発明の半導体装置を、実装基板に応じて確実に実装することが可能となる。

【0050】図6は、本発明に係る半導体装置の第2の 実施形態を示す縦断而図である。この半導体装置20 は、図6に示すように、1つの絶縁性基板としてのフレ キシブル基板21と、このフレキシブル基板21の一方 の面21a上に配置された集積回路を備える第1の半導 体ユニットとしての、例えばBGA (ボールグリッドア レイ)タイプの集積回路パッケージ22と、同様にフレ キシブル基板21の一方の面21a上に配置された集積 回路を備える第2の半進体ユニットとしての。例えばべ アチップである2つの集積回路チップ23と、この集積 回路パッケージ22と集積回路チップ23とを電気的に 接続する導電路としての網製の導体パターン24と、集 積回路パッケージ22の端子である半田ボール22aに 対応するように、フレキシブル基板21の他方の面21 bから突出して設けられて外部すなわち実装基板との接 続に用いる外部接続端子としての半田ボール25とを、 その基本構成として備えている。

【0051】そして、上記フレキシブル基板21は、その一方の面21ヵ上に共に配置された集積回路パッケージ22と集積回路イップで3とが相対向するように、約180°折り曲げられている。すなわち、集積回路パッケージ23と比で、集積回路パッケージ22と集積回路パッケージ22と集積回路パッケージ22と集積回路パッケージ23とが上下方向に積荷されるように配置された状態となっている。

【00521とのように、フレキシブル基板21が折り 曲げられて、集積回路パッケージ22と集積回路チップ 23とが、様方向(水平方向)に配列されるのではなく 縦方向(上下方向)に配列されるため、半導体装置20 としての機方向の外形寸記は、集積回路パッケージ22 と同等の寸法とすることができ、又、フレキシブル基板 21の厚さが約0.04mm程度、集積回路パップ23 の厚さが約0.04mm程度のを用いた場合、半導体 装置20全体の高さは、集積回路パッケージ22の高さ に比べ、0.3~0.5mm程度の増加に留まる。した がって、マルチチップモジュル化を行ないつ、装置 全体としての小型化を達成することができる。また、集 精四路パッケージ220端午22 aに対応させて半田ボ ール23を設けたことから、集積回路パッケージ22で のものが実装される実芸兼板(不図示)に対して、この 半等体装置20 生実装することができる。したが、 集積回路パッケージ22とこの集積回路パッケージ22 を含む半導体装置20との間において、実装差板に対す る互触機を確保することができる。

【0053】ここで、上記導体パターン24は、図6に 示すように、フレキシブル基板21の一方の面21aト において、集積回路パッケージ22が配置される領域及 びこの領域から他端側の集積回路チップ23が配置され る領域まで伸長して配設されており、この導体パターン 24には、集積回路パッケージ22の半田ボール22a がリフローソルダリングにより電気的に接続され、又、 集積回路チップ23がバンプ23 aを介してフリップチ ップ方式により接続されている。上記導体パターン24 が、第1の半導体ユニットである集積回路パッケージ2 2と第2の半導体ユニットである集積回路チップ23と を電気的に接続する薬電路を形成するものである。尚、 集積回路パッケージ22の接続は、上記リフローソルダ リングの他に、ウエーブソルダリングによる方法等種々 の接続方法を採用することができ、又、集積回路チップ 23の接続についても、上記フリップチップ方式の他 に、ワイヤボンディングによる方法等種々の接続方法を 採用することができる。

【0054】また、フレキンアル基板21には、集積回 筋パッケージ22の端子である半田ボール22aに対応 する部分に接致側のスルーホール21mが形成されている。そして、このスルーホール21mによからきある いは半田ボスト電なより電気の対電影が形成されており、このスルーホル21mを通して、フレキシブル基板 21か他方の間21bから受出する半田ボール25とが 電気的に接続されている。

【00551】上配フレキシアル基板21が約180°折り曲げられた状態において、集積回路バッケージ22の上面と集積回路チップ23の増加とが相対向する領域の間隙縮かには、固定手段としての熱硬化性接着利26により、両者すなわち集積回路バッケージ22と集積回路ゲップ23及びフレキシアル基板21の折り曲げ部分21cとの間に相対的を動が生むないように、あるいは、相対的な移動が抑制されるようになっている。尚、上記固定手段としては、熱硬化性接着利26の他に、両面テープ等を提用することもできる。

【0056】また、上記第2の半導体ユニットとしての 集積回路チップ23に、パウンダリ方式に基づく動作式 験を行なうためのパウングリスキャン機能、すなわち、 パウンダリスキャン試験回路を持たせるごとも可能であ り、この場合には、パウングリスキャン機能を持たない 集積回路パッケージ22と、パウングリスキャン機能を 持っ無相回路ナップ23とが電気的は接荷されて、全体 としてパウングリスキャン機能を持つ半導体装置20が 形成されることになる。このように、集積回路テップ2 3にパウングリスキャン機能を持たせることにより、半 等体装置20が実装法板に実装された状態で、動作試験 を行たうことができる

[0057] ここで、上記パウングリスキャン機能としては、前述第1の実施形態同様に、IEEE-1149.1に規定されるパウングリスキャン試験回路を設ければよく、この域を回路は、パウングリスキャンをル、テストアウセスボーコントローラ、及びテストデータインブット、テストアウセストデータインブット、デストアウマンデット等のボート等からなるものである。

【0058】上記実施形態においては、第1の半導体エニットとして、BGA(ボールグリッドアレイ)タイプの集積回路バッケージ22を採用したが、図7に示すように、QFP(クワッドフラットバッケージ)タイプの集積回路バッケージ27を採用し、その端子であるリイアンレーム27aを、前途回標に、海体パターン24に接続してもよい。尚、この実施形態では、フレキシブル基板21の一方の面21a上に設けられる第2の半導体ユニットとしての集積回路チップ23を構方向に2個配置したものである。

【0059】この実施形限においても、前途同様に、フレキシアル基板21が竹り曲げられて、集積回路パック・シ27と基積回路イック・シ27と基積回路チップ205が、積折的(水平方向)に配列されるのではなく縦方向(上下方向)に積層されるように配列されるため、半導体接置20としての横方向の外形寸法は、集積回路パッケージ27と同等の寸法とすることができ、特に、図7に示すように、フレキシブル基板21を折り返す方向に複数個の集積回路イップ23を配置することから、単に横方向に集積回路パッケージ27及び2部の集積回路メップ23を配置するしのに比べて、輻狭化の点でより効果的である。これにより、マルチチップモジュール化を行ないつつ、装置全体としての小型化を強度するとかできる。

【0060】次に、上記第1の実施形態に係る半導体装置20の拠点が法について説明する。先す、図8(a) に示すように、総輪性のフレキンアル基度21を用意 し、集積回路パッケージ22が配置される領域内におい てその端子である半田ボール22 aに対応するように、 複数個のスルーホール21mを形成する。また、フレキ シブル基板21の一方の面21a上でかつ集積回路パッケージ22が配置される領域から集積回路パッケージ23が配置される領域まで伸長して準値路としての場合に 配置される領域まで伸長して準値路としての場合の 途形態の場合に比べて、フレキシブル基板21の他方の 面21bに開始の導体パケーンを形数する必要がなく 又、集積回路チップ23が配置される領域にスルーホールを形成する必要がなく、その分だけ工程を簡略化することができる。

【0061】酸小て、図8(b)に示すように、フレキシブル基板21の一方の面21 aに配設された準体パター224の右側上部に、バシブ23aを介して、第2の半導体ユニットである集積回路チップ23を例えばフリップチップ方式で接続し、バンブ23aを埋設するように対止機能230kより能防針はする。

【0062】さらに続いて、図8(c)に示すように、 フレキシブル基板21の一方の面21 aに配設された導 体パターン24の左側上部に、半田ボール22aを介し て、第1の半導体ユニットとしてここではBGAタイプ の集積回路パッケージ22を例えばリフローソルダリン グにより締禁する。

【0063】次に、図8(d)に示すように、フレキシ ル基板21の一方の面21a上に取り付けられた集積 歯部パッケージ22の上面の一部に、例えば熱硬化性接 着剤26を遮布する。この際、この熱硬化性接着剤26 を遮布する概念は、集種回路パッケージ2200両に限 らず、後の曲げ工程によりフレキシブル基板21と対向 することになる集積回路パッケージ22の両面。あるい は、その他の所図の顔所に整布してもよい。

【0064】続いて、図8(e)に示すように、曲げ加工装置(不図示)を用いて、フレキシブル基板21の集積回路チップ23が、集積回路ゲッケージ22の上方に位置付けられるように、集積回路チップ23が配置された部分21でを約180°折り返して、前工程で設けた無限化性接着剤26に集積回路チップ23の端面を密着させて、固着させる。

【0065】最後に、図8(f)に示すように、集積回 路パッケージ22の端子である半田ボール22aに対応 して形成されたスルーホール21mの位置において、フ レキシブル基板21の他方の面21bから受出する外部 接続端子としての半田ボール25を接数個形成する。

尚、この半田ボール25を形成する工程は、集積回路チップ23を接続する工程の前後であってもよい。

【0066】上型機参の工程で形成される外部接続端子 としては、上記半田ボール25に限らず、リードフレー ムであってもよく、又、無利回路パッケージ22の端子 である半田ボール22aに対応する位置にこの外部接続 端子が形成されれば、スルーホール21mは、これら半 田ボール22a及び外部接続端子である半田ボール25 から隔倒した位置に形成されていてもよい。

【0067】上監索2の実施形態によれば、フレキシブル基板21が折り曲げられて、業積回路バッケージ2、27と無復回路バッケージ2を、積力向(小平方向)に配列されるだめ、半導体装置20としての積方向の外形寸法を、集積回路バッケージ22、27と同等の寸法とする

ことができ、又、フレキンブル基板21の厚さか約0.1 m程度のものを用いた場合、半導体装置20全体の高さは、集種回路パッケージ22、27の高さに比べ、0.3 でし、5 m程度の地位に留まるため、マルチチップ モジュール化を行ないつ、装置全体としての小型化を達成することができる。また、集種回路パッケージ22、27 での場子22a、27 aに対応させて半田ボールラをを設けたことから、集種回路パッケージ22、27 そのものが実装される実装本板(不図示)に対して、この半導体装置20を実践することができる。したがっ、集積回路パッケージ22、7 を3を1を3を1とかできる。とができる。とができる。1000条1

「発明の効果」以上述べたように、本発明の半導体装置によれば、1つの総縁性基板に対して、集積回路を備える第1の半等体ユートが上記総縁性基数の一方の面上に配置され、かつ、集積回路を備える第2の半導体ユーットが上記総縁性基板が、上記第1の半導体ユニットと上記第2の半導体ユニットと上記第2の半導体ユニットと上記第2の半導体ユニットと上記第2の半導体ユニットとは、お互取が単位が、上記第1の半導体ユニットと上記第2の半導体ユニットとは、お互取が平面状に整置されるのではなく、積層されるように配置されることでなる。これにより、マルチチップ干ジュール化を行ないつつ、装置全体としての小型化を造成することができ、さらには、高密度実装化を達成することができる。

【0069】また、上記簿1の半導体ユニットの増子に 対応する位置において、フレキシブル基板の他方の面か の実出する表面疾養用の分析影像常分が設けられている ことから、第1の半導体ユニットが実践される実践基板 管に対して、この第1の半導体ユニットを含む半導体装置 置を表面深度することができ、これにより、実践基板に 対する第1の半導体ユニットと第1の半導体ユニットを さむ半導体実態の互接性を確保することができる。し たがって、従来の半導体支置の設計、設備等を流用する ことができ、開発時間の短縮化、開発コストの低減等を 造数することができる。

【0070】上記半導体装置においては、上記外部接続 端子を、上記記経性基板に形成されたスルーホールを通 して、上記第10半導体ニニットが混置された解し うの面とは反射側の他方の面から突出するように形成し、 あるいは、上記スルーホールから偏向した位置にて反対 側の他方の面から突出するように形成した場合におい て、上記第10半等体ユニットにより画定される範囲と 同等の範囲内において、この半導体装置を実装基板等に 表面実達することができ、これにより、マルチチップモ シェール化を分だった半線体装置の膨緩化を連むするこ とができる。

【0071】上記半導体装置においては、上記第1の半 薄体ユニットと上記第2の半導体ユニットが配置された 絶縁性基板の部分との間に、両者を固定する固定手段が 配置された場合において、両者間の相対的な移動を防止 あるいは抑削することができ、これにより、装置全体と しての側性を加上させることができる。

【0072】上記半導体表面においては、上記第1の半 構体ユニットと第2の半導体ユニットとを電気的に接続 する導電器を、上記絶縁性基膜の一方の面上に形成され た第1の導体パターンと、上記絶縁性基板の他方の面上 に形成された第2の導体パターンと、上記能縁性基板に 形成されて、記記第1の導体パターンと上記第2の導体パ ターンとを電気的に接続するスルーホールとにより形成 した場合において、従来の製造方法を用いて、比較的容 別にこの薄電数を形成することができる。

[0073]上記半導体装置においては、上記第2の半 線化エュートとして、パワングリスキャン機能を有した 集積回路チップを採用した場合において、バウングリスキャン機能を持たない第1の半導体ユニットに対して も、表面実装状態においての動作試験を行なうことがで きる。

【0074】また、本発明の半導体装置によれば、1つ

の絶縁性基板に対して、それぞれ集積回路を備える第18 や事様れユニットと第2の半導体ユニットとが上記絶縁 性基板の同一の面上に配置され、かつ、上型総件ユニットとが出対向するように折り曲げられていることか ットとが相対向するように折り曲げられていることか 。上型第10半導体ユニットと上記第2の半導体ユニットとが相対向するように新り曲げられていることか っトとは、お互いが平面状に配置されるのではなく、積 層されるように配置されることになる。これにより、マ ルチチッツでよール化を有でいつつ、装置を体として の小型化を達成することができ、さらには、高密度実装 化を達成することができる。また、第2の半導体モジュールや総合様と版の内側に囲まれるように配置されることになる になるため、この第2の半導体モジュールとして例え ばベアチッツ等を採用した場合に、その保護を行なうこと とができる。

【0075】また、上記簿1の半導体ユニットの端子に 別応する位置において、フレキシブル基板の他方の面か ら突出する表面実装用の外部状株端子が限かられている ことから、第1の半導体ユニットが実装される実装基板 等に対して、この第1の半導体ユニットを含む半導体装置 置を表面実装することができ、これにより、実装基板に 対する第1の半導体ユニットと第1の半導体ユニットを 6セ半導体装置の互接体を確保することができる。し たがって、従来の半導体装置の設計、設備等を流用する ことができ、開発時間の知識化、開発コストの低減等を 達成することができる。

【0076】上記半導体装置においては、上記外部接続

端子を、上記総様性基板に形成されたスルーホールを通 して、上記第1の半導体ユニットが配置された側の一方 の面とは友付側の他方の面から突出するように形成し、 あるいは、上記スルーホールから偏倚した位置にて反対 側の他方の面から突出するように形成した場合におい て、上記第1の半導体ユニットにより画定される範囲と 同等の範囲体において、この半導体装置を実装基板等に 表面実装することができ、これにより、マルチチップモ ジュール化を行なった半導体装置を実成ませることができることができるとができるとができ、これにより、マルチチップモ

【0077】上記半導体装置においては、上記第1の半導体ユニットと上記第2の半導体ユニットと内間に、両者を固度する固定手段が開催された場合において、両の固定手段が両者間の相対的な移動を防止あるいは抑制することができ、これにより、装置全体としての開性を向上させることができる。

【0078】 上記半導体法徴においては、上記第1の半 等体モジュールと第2の半導体モジュールとを電気的に 接続する等電路を、上記能縁性基板の一方の面上に形成 された導体パターンで形成した場合において、従来の製 造方法を用いて、比較的容易にこの薄電路を形成するこ とができ、さらに、前述発明に係る半導体装置のよう に、フレキシブル基板の他方の面上に別か第2の導体パ ターンあるいは第2の半導体ユニットの環域に位置する スルーホールを形成する必要がなく、製造工程の簡略化 を連成することができる。

[0079]上記半導体装置においては、前途発明に係る半導体装置と開除に、上記第2の半導体ユニットとして、パウングリスキャン機能をありた人族積四路ケンは採用した場合において、パウングリスキャン機能を持たない第1の半導体ユニットに対しても、表面実装状態においての動作的域を行なうことができる。

【図面の簡単な説明】

【図1】本発明に係る半導体装置の第1の実施形態を示すものであり、(a)はその外観斜視図、(b)はその線形面図である。

【図2】本発明に係る半導体装置の第1の実施形態を示 すものであり、その一部を構成する第1の半導体ユニッ トとして他のタイプのものを採用した実施形態を示す縦 財面図である。

【図3】図1に示す半導体装置の製造方法を示すもので

あり、(a) \sim (f) はその製造方法の各段階における 工程図である。

【図4】半導体装置の一部を構成する外部接続端子の部 分を示すものであり、(a) は図1に示す半導体装置の 放大編斯面図、(b) 及び(c) は他の接続形態を示す 拡大編斯面図である。

【図5】半導体装置の一部を構成する外部接続端子の部分を示すものであり、(a)~(c)はさらに他の接続 形態を示す拡大網斯面図である。

【図6】本発明に係る半導体装置の第2の実施形態を示す経期面図である。

【図7】本発明に係る半導体装置の第2の実施形態を示すものであり、その一部を構成する第1の半導体エニットとして他のタイプのものを採用した実施形態を示す総 解画図である。

【図8】図6に示す半導体装置の製造方法を示すものであり、(a)~(f)はその製造方法の各段階における工程図である。

【符号の説明】

10・・・半導体装置 11・・・フレキシブル基板 (締総件基板)、11a・・・一方の面、11b・・・ 他方の面、11m, 11n・・・スルーホール、12、 ・・集積回路パッケージ(第1の半導体ユニット)、1 2a・・・半田ボール (端子)、13・・・集積回路チ ップ (第2の半導体ユニット) 13a・・・バンプ、 13b · · · 封止樹脂、14a · · · 第1の導体パター ン、14b・・・第2の導体パターン、15・・・半田 ボール (外部接続端子)、16・・・熱硬化性接着剤 (固定手段)、17···集積回路パッケージ(第1の) 半導体ユニット)、17a・・・リードフレーム、20 ・・・半導体装置、21・・・フレキシブル基板、21 a・・・一方の面、21b・・・他方の面、21m・・ ・スルーホール、22・・・集積回路パッケージ(第1 の半導体ユニット) 22a・・・半田ボール (端 子) 23・・・集精回路チップ (第2の半導体ユニッ ト)、23a···バンプ、23b···封止樹脂、2 4 · · · 導体パターン、25 · · · 半田ボール(外部接 結端子)、26・・・熱硬化性接着剤(固定手段)、2 7 · · · 集積回路パッケージ(第1の半導体ユニッ ト)、27a···リードフレーム。



